S11: Session-Abschluss S11 mit zweitem Teil. Inhaltliche Kleinigkeiten in cv.md umgesetzt: 1. Ausbildung-Zeile TUEV-Zertifikat-Display-Text auf 'Zertifikat (Link funktioniert im Browser)' gekuerzt. 2. FBH-Eintrag 'Low-Power-Transimpedanzverstaerker-GaAs-MMICs' zu 'Low-Power Transimpedanzverstaerker-GaAs-MMICs' (Bindestrich nach Low-Power weg). 3. Promotions-Hinweis 'berufsbegleitend, abgeschlossen 2001' zu 'berufsbegleitend abgeschlossen im Jahr 2001'. 4. 'Mixed-Mode-S-Parameter' zu 'Mixed-Mode S-Parameter' an zwei Stellen (Multilink und Kenntnisse-Sektion), korrigiert eine Falsch-Anwendung der S10-Komposita-Regel. 5. Trainings-Eintrag 2016 von 'Keysight High Speed Digital class using ADS' auf 'Keysight, low9-quote High Speed Digital class using ADS ascii-quote' konform zur bestehenden Trainings-Konvention; doppeltes Leerzeichen aus Vorlage als Tippfehler normalisiert; Schluss-Anfuehrungszeichen U+201D durch ASCII-Doublequote ersetzt nach Rueckfrage. Atomarer Replace via Python-aus-Disk mit os.replace, Pre-Replace-Treffer-Check 1-1-1-2-1, Post-Replace-Verifikation per Suchcounts. Datei-Delta cv.md 22391 zu 22393 Bytes. Visuelle DOCX-Pruefung durch Thomas erfolgt und freigegeben; PDF nicht geprueft, da S12 die PDF-Pipeline neu aufsetzt. teilgebiete/01-lebenslauf.md um S11-Teil-2-Block ergaenzt. agent-prompt.md Aktueller-Stand-Abschnitt fuer Session-Ende und S12-Naechste-Session fortgeschrieben (S12-Plan: Tool-Recherche moderncv vs awesome-cv vs typst, cv.md bleibt single source of truth, Daten-Extraktion via Custom-Pandoc-Filter oder Build-Skript-Erweiterung, Implementierung, Sandbox-Test, visuelle Verifikation durch Thomas, Teilgebiet 01 nach Freigabe abschliessen). Edit-Tool-Vermeidung in S11 durchgehend eingehalten.

.checkpoint-pending.txt

@@ -1,2 +1,2 @@
-S02
-Session-Abschluss. Kritische Analyse abgeschlossen: USP geschaerft (generisches Nutzenfokus-USP entfernt, Kombination Ingenieurserfahrung+KI als Kern-USP), Preispositionierung differenziert (Agentursatz 105 EUR vs. KMU-Direktsatz hoeher noch festzulegen), nutzenbasierte Verguetung als Notiz vermerkt (Konkretisierung erst bei konkretem Fall), Flyer durch hochwertigen One-Pager ersetzt, Akquise-Strategie auf Mehrkanalsequenz angepasst (One-Pager per Post dann Telefonanruf dann Ersttermin), zwei Websites beibehalten. agent-prompt.md Aktueller-Stand-Abschnitt fuer naechste Session aktualisiert. Naechste Session: Teilgebiete definieren und in zentral-index.md eintragen.
+S11
+Session-Abschluss S11 mit zweitem Teil. Inhaltliche Kleinigkeiten in cv.md umgesetzt: 1. Ausbildung-Zeile TUEV-Zertifikat-Display-Text auf 'Zertifikat (Link funktioniert im Browser)' gekuerzt. 2. FBH-Eintrag 'Low-Power-Transimpedanzverstaerker-GaAs-MMICs' zu 'Low-Power Transimpedanzverstaerker-GaAs-MMICs' (Bindestrich nach Low-Power weg). 3. Promotions-Hinweis 'berufsbegleitend, abgeschlossen 2001' zu 'berufsbegleitend abgeschlossen im Jahr 2001'. 4. 'Mixed-Mode-S-Parameter' zu 'Mixed-Mode S-Parameter' an zwei Stellen (Multilink und Kenntnisse-Sektion), korrigiert eine Falsch-Anwendung der S10-Komposita-Regel. 5. Trainings-Eintrag 2016 von 'Keysight High Speed Digital class using ADS' auf 'Keysight, low9-quote High Speed Digital class using ADS ascii-quote' konform zur bestehenden Trainings-Konvention; doppeltes Leerzeichen aus Vorlage als Tippfehler normalisiert; Schluss-Anfuehrungszeichen U+201D durch ASCII-Doublequote ersetzt nach Rueckfrage. Atomarer Replace via Python-aus-Disk mit os.replace, Pre-Replace-Treffer-Check 1-1-1-2-1, Post-Replace-Verifikation per Suchcounts. Datei-Delta cv.md 22391 zu 22393 Bytes. Visuelle DOCX-Pruefung durch Thomas erfolgt und freigegeben; PDF nicht geprueft, da S12 die PDF-Pipeline neu aufsetzt. teilgebiete/01-lebenslauf.md um S11-Teil-2-Block ergaenzt. agent-prompt.md Aktueller-Stand-Abschnitt fuer Session-Ende und S12-Naechste-Session fortgeschrieben (S12-Plan: Tool-Recherche moderncv vs awesome-cv vs typst, cv.md bleibt single source of truth, Daten-Extraktion via Custom-Pandoc-Filter oder Build-Skript-Erweiterung, Implementierung, Sandbox-Test, visuelle Verifikation durch Thomas, Teilgebiet 01 nach Freigabe abschliessen). Edit-Tool-Vermeidung in S11 durchgehend eingehalten.

agent-prompt.md

@@ -85,20 +85,62 @@ Setze zwischen sinnvollen Zwischenständen Checkpoints (z.B. nach "Marketing.md
 
 ## Aktueller Stand / Nächste Aufgabe
 
-**Letzte Session:** S02 (2026-04-17)
-**Was wurde gemacht:**
-- `marketing.md` komplett befüllt (alle 8 Abschnitte) durch interaktive Befragung von Thomas.
-- Elevator Pitch in Lang- und Kurzform erarbeitet und finalisiert.
-- Perspektive-Richtlinie (Ich/Wir/DesTEngS) festgelegt.
-- Kritische Analyse der gesamten `marketing.md` durchgeführt. Ergebnisse:
-  - KI-Glaubwürdigkeitsaufbau als zukünftiges Teilgebiet vorgemerkt (Notiz in marketing.md). Thomas hat bereits drei KI-Workshops durchgeführt und weitere KI-Erfolge.
-  - Content-Marketing für Social-Media-Reichweite bewusst verworfen; stattdessen hochwertige Vertrauensmaterialien für den Vertriebsprozess (Whitepaper, Fallstudien).
-  - Zielgruppen-Eingrenzung ergänzt: geografisch Großraum München + Bedarf an maßgeschneiderten KI-Lösungen.
-  - Zweistufige Akquise-Strategie in Abschnitt 6 ergänzt (Lead-Identifikation → Lead-Qualifizierung mit Mehrkanalsequenz: One-Pager per Post → Telefonanruf → Ersttermin vor Ort).
-  - USP geschärft: Fokus auf Kombination Ingenieurserfahrung + KI, generisches „Nutzenfokus"-USP entfernt.
-  - Preispositionierung differenziert: Agentursatz 105 €/h, KMU-Direktsatz höher und noch festzulegen.
-  - Nutzenbasierte Vergütung: Konkretisierung erst bei konkretem Fall, Notiz in marketing.md.
-  - Mittelfristige Ziele: „Flyer" durch „hochwertiger One-Pager" ersetzt.
-  - Zwei Websites (DE/EN) beibehalten, da Mehraufwand durch KI-Übersetzung gering.
-**Nächste Aufgabe:** Gemeinsam die Teilgebiete definieren und in `zentral-index.md` eintragen (nach explizitem OK von Thomas). Dabei insbesondere „KI-Glaubwürdigkeitsaufbau" als Teilgebiet berücksichtigen (siehe Notiz am Ende von marketing.md). Prioritäten und Abhängigkeiten mit Thomas abstimmen.
-**Offene Punkte:** Zuschnitt und Festpreise der KI-Produkte (Abschnitt 2), KMU-Direkthonorarsatz festlegen (Abschnitt 2), Vergütungsmodell-Wahl bei erstem konkreten Fall (Notiz in Abschnitt 2).
+**Letzte Session:** S11 (2026-04-28, abgeschlossen)
+
+**Was wurde in S11 gemacht:**
+
+S11 — **Methodik-Sektion in `cv.md` erweitert (Teil 1).**
+
+- Ausgangslage: 7 Einträge in suboptimaler Reihenfolge, mit Lücken bei Architektur/Design, Test und System Integration.
+- Diskussion mit Thomas: Reordering bestätigt (Spezifikation vor Technologie-Auswahl, „Was-vor-Wie"-Logik), Software-Design-Konflikt mit der Kenntnisse-Subsection `**Software Design:**` über Variante 1 gelöst (Methodik-Eintrag heißt „SW-Architektur und -Design", Subsection-Titel bleibt unverändert), „Verifikation und Validierung" statt schlichtem „Test", „Anforderungsanalyse / Requirements Engineering" und „Spezifikationserstellung" beide drin (verschiedene Schritte), Querschnittsthemen (Risikomanagement, QS, Konfigurationsmanagement, Reviews, Vorgehensmodelle) bewusst weggelassen.
+- Diskussion über Streichungs-Vorschläge: „Inbetriebnahme und Übergabe" weggelassen (kein Schwerpunkt im aktuellen Positionierungs-Kern); „Systematische Fehleranalyse" beibehalten nach Argumentation, dass V&V (entwicklungsbegleitend, Konformitätsnachweis) und SFA (reaktiv, Root Cause bei unerwartetem Fehlverhalten) verschiedene Aktivitäten sind und SFA ein Differenzierer in Thomas' Profil und Recruiter-Filter-Begriff ist.
+- Finale Liste in `cv.md` (12 Einträge, Lifecycle-Reihenfolge): Konzepterstellung → Machbarkeitsstudien → Anforderungsanalyse / Requirements Engineering → Spezifikationserstellung → Technologie-Evaluierung und -Auswahl → System-Architektur und -Design → SW-Architektur und -Design → Verifikation und Validierung → System Integration → Technische Dokumentation → Systematische Fehleranalyse → Projektmanagement.
+- Doppelter `## Nächste Schritte`-Block in `teilgebiete/01-lebenslauf.md` (Reste aus S10) konsolidiert.
+
+S11 — **Inhaltliche Kleinigkeiten in `cv.md` (Teil 2).**
+
+- Fünf von Thomas vorgegebene Detail-Änderungen, atomar via Python-aus-Disk:
+  1. Ausbildung-Zeile (TÜV-Zertifikat-Link): Display-Text auf „Zertifikat (Link funktioniert im Browser)" gekürzt.
+  2. FBH-Eintrag: „Low-Power-Transimpedanzverstärker-GaAs-MMICs" → „Low-Power Transimpedanzverstärker-GaAs-MMICs" (Bindestrich nach Low-Power weg).
+  3. Promotions-Hinweis: „berufsbegleitend, abgeschlossen 2001" → „berufsbegleitend abgeschlossen im Jahr 2001".
+  4. „Mixed-Mode-S-Parameter" → „Mixed-Mode S-Parameter" an zwei Stellen (Multilink + Kenntnisse-Sektion). Korrigiert eine Falsch-Anwendung der S10-Komposita-Regel.
+  5. Trainings-Eintrag Keysight 2016: „Keysight High Speed Digital class using ADS" → `Keysight, „High Speed Digital class using ADS"` — konform zur bestehenden Trainings-Konvention. Doppeltes Leerzeichen aus Thomas' Vorlage als Tippfehler normalisiert; Schluss-Anführungszeichen U+201D durch ASCII " ersetzt für Konsistenz, beides nach Rückfrage freigegeben.
+- Datei-Delta: 22 391 → 22 393 Bytes.
+- Visuelle DOCX-Prüfung durch Thomas: zufrieden. PDF nicht geprüft, da S12 die PDF-Pipeline ohnehin neu aufsetzt.
+
+**Methodik-Pattern in S11 konsequent angewandt:** Pre-Replace-Treffer-Check, atomarer Write via `os.replace`, Post-Replace-Verifikation per Re-Read und Such-Counts. Edit-Tool für `cv.md`, `teilgebiete/01-lebenslauf.md` und `agent-prompt.md` durchgehend gemieden.
+
+**Aus S10 weiterhin gültiger Stand (für S12 wichtig):**
+
+- **DOCX-Stand:** gut und einsatzbereit. Kann sofort an Recruiter/Agenturen versendet werden. DOCX-Pipeline wird in S12 nicht angefasst.
+- **PDF-Stand:** funktional aber nicht typografisch perfekt. H1 + Foto Seite 1 oben ✓, Trennlinien-Stil schwarz analog DOCX ✓, H3 blau ✓, Body-Spacings etwas größer als Header (akzeptierter Trade-off), Pagebreaks bei Trainings/Kenntnisse/„Berufliche Stationen" können unschön sein, Page-Count ca. 7 Seiten. Final-Lösung kommt mit S12 (CV-LaTeX-Klasse).
+
+**Lessons-learned aus S10 (weiterhin wichtig für S12):**
+
+- **Sandbox-Build als Pflicht für Layout-Iterationen.** Setup unter `/tmp/sbxbuild` mit `pdflatex` + `lmodern` (statt `lualatex` + IBM Plex Sans) eingerichtet. Page-Layout-Tendenzen 1:1 vergleichbar zu Thomas' Setup, exakte Schriftbilder weichen ab.
+- **Layout-Eingriffe einzeln testen.** Mehrere Mechanismen kombiniert blockieren Diagnose.
+- **parskip-Glue ist essentiell.** `\setlength{\parskip}{0.5em plus 0.2em minus 0.1em}` (Glue) gibt LaTeX Layout-Flexibilität. Eliminierung kostet 2+ Seiten.
+- **Pandoc 3.x emittiert `minipage[t]` für Tabellen-Cells**, in denen `\@parboxrestore` `parskip` auf 0pt setzt — erklärt unterschiedliche Spacings Body vs. Header.
+- **`titlesec` verträgt kein `\par` im after-code** — direktes `\penalty` ist sicherer.
+- **`\nopagebreak` in longtable-Kontext** ist als `\noalign{...}` überschrieben — `\penalty 7500` ist longtable-sicher.
+
+**Nächste Aufgaben:**
+
+**S12 — PDF-Pipeline-Refactoring mit professioneller CV-LaTeX-Klasse:**
+
+1. **Tool-Recherche:** `moderncv` vs. `awesome-cv` vs. typst (oder andere). Vergleich nach Optik, Aufwand, MikTeX-Integration, DesTEngS-CI-Anpassbarkeit (`#3C68AE`, IBM Plex Sans).
+2. **`cv.md` bleibt single source of truth.**
+3. **Daten-Extraktion aus `cv.md`** für die CV-Klasse-Features (`\cventry`/`\cvevent`/etc.):
+   - Custom Pandoc-Filter (Lua oder Python) ODER
+   - Erweiterung von `build.ps1` mit Python-Pre-Processor, der `cv.md` → `cv.tex` transformiert.
+4. **Implementierung, Sandbox-Test, visuelle Verifikation durch Thomas.**
+5. Teilgebiet 01 nach erfolgreichem Output und Freigabe durch Thomas abschließen (R2-OK von Thomas: Status auf „abgeschlossen" im `zentral-index.md`).
+
+**Hinweise für die nächste Session:**
+
+- **Sandbox-Build-Setup** unter `/tmp/sbxbuild`: pdflatex statt lualatex, lmodern statt IBM Plex Sans. Pandoc 2.9 vs. 3.x bei Thomas — strukturelle Differenzen bei Tabellen-Cells und Image-Wrappern bekannt, aber Page-Layout-Tendenzen 1:1 vergleichbar.
+- **Live-Template-Stand** (clean S10) ist als Fallback im Git committet. Endgültige typografische Qualität kommt mit S12 (CV-LaTeX-Klasse).
+- **DOCX-Pipeline ist 3-stufig** mit vier Post-Processing-Modifikationen: (1) `build/build-reference-docx.py` baut die `reference.docx` (manuell aufrufen), (2) `build/build.ps1` baut PDF und DOCX, (3) `build/post-process-docx.py` macht: 3-3-Listen-Bullet-Regel, H2-Trennlinien, Bullet-Einzüge in `numbering.xml`, Header-Tabellen-H1-Spacing-und-Foto-Spacing.
+- **Edit-Tool-Truncation** auf NTFS-Mount-Dateien ist nach S07/S08/S09/S10 ein systematisches Problem — durchgehend Python-aus-git-HEAD- oder Python-aus-Disk-Pattern verwenden (atomar via `os.replace`). In S11 für `cv.md`, `teilgebiete/01-lebenslauf.md` und `agent-prompt.md` konsequent angewandt.
+
+**Offene Punkte (unverändert seit S04):** Zuschnitt und Festpreise der KI-Produkte (`marketing.md` Abschnitt 2), KMU-Direkthonorarsatz festlegen (`marketing.md` Abschnitt 2), Vergütungsmodell-Wahl bei erstem konkreten Fall (Notiz in `marketing.md` Abschnitt 2).

artefakte/01-lebenslauf/archiv/.~lock.Lebenslauf_Dr-Ing_Thomas_Langer.pdf#

@@ -0,0 +1 @@
+,confident-vigilant-cerf,claude,23.04.2026 18:26,file:///sessions/confident-vigilant-cerf/.config/libreoffice/4;

artefakte/01-lebenslauf/build/build-reference-docx.py

@@ -0,0 +1,514 @@
+#!/usr/bin/env python3
+"""
+build-reference-docx.py
+=======================
+
+Baut die templates/reference.docx fuer die Pandoc-DOCX-Pipeline aus der
+Pandoc-Default-Reference, mit gezielten Anpassungen.
+
+Iteration B1 + B1.5 + B2 + B3 + B4 (aktuell):
+  B1   - Theme-Schriften (majorFont und minorFont) beide auf Calibri.
+  B1   - Direkte Schriftnamen-Referenzen in styles.xml auf Calibri
+         (Code-Schriften wie Consolas bleiben).
+  B1   - Tabellen-Default-Stil "Table" mit tblBorders=none.
+  B1.5 - Body-DocDefault 11pt, Heading 1/2/3 auf 15/13/12 pt.
+  B2   - Header (Name links, "Lebenslauf" rechts) ab Seite 2; Seite 1 mit
+         leerem Header (titlePg-Mechanik). Footer (rechts: Seite n / m) auf
+         allen Seiten inkl. Seite 1. Page-Setup explizit: A4, Raender
+         analog PDF (top/bottom 2.2 cm, left/right 2.5 cm).
+  B3   - DocDefault widowControl. Heading 1/2/3 mit keepNext + keepLines.
+         Zusaetzlich 'FirstParagraph' (Pandoc-Stil fuer den ersten Absatz
+         nach einem Heading) - deckt die fett formatierten Kenntnisse-
+         Subsection-Labels ab. Hinweis: Listen-Bullet-Schutz (3-3-Regel)
+         passiert nicht hier, sondern im Post-Processing
+         (build/post-process-docx.py), das auf das fertige DOCX angewendet
+         wird - ein Stil kann keine Per-Bullet-Logik abbilden.
+  B4   - Heading 1/2/3 in destengsblue (3C68AE) gefaerbt (themeColor
+         entfernt, damit die Farbe nicht aus dem Word-Theme kommt).
+         Wichtig (S10-Fix): NICHT NUR die Paragraph-Styles
+         Heading1/2/3, sondern AUCH die Linked Character Styles
+         Heading1Char/2Char/3Char muessen gefaerbt werden.
+         Pandoc-3.x-Default-Reference enthaelt diese Char-Styles
+         mit eigener color val=0F4761 themeColor=accent1
+         themeShade=BF (Aptos-Petrol). Char-Styles haben in Word
+         Vorrang vor Para-Styles bei Run-Eigenschaften (Schrift,
+         Farbe), d.h. ohne Char-Style-Aenderung gewinnt das
+         Theme-Aptos-Blau gegenueber dem Para-Style-destengsblue.
+  B4-Bold (S10) - Heading 1 und 2 fett (Para- UND Char-Stil),
+         Heading 3 bleibt normal. Pandoc 3.x Default-Reference
+         hat Headings nicht fett. Char-Stil-Vorrangs-Logik
+         identisch wie bei der Farbe.
+         Hinweis (S08): die zwischenzeitlich eingebauten Heading-
+         Trennlinien (Bottom-Border + Indent-Trick) wurden zurueck-
+         gerollt, weil sie in Word linksbuendig statt zentriert
+         gerendert wurden (Word-Border folgt bei hanging-Indent der
+         visuellen Absatz-Position, nicht den Indent-Werten).
+
+Geplant in Folge-Iterationen:
+  C  - Foto-Einbindung
+  D  - Hyphenation-Feintuning fuer PDF
+"""
+
+from __future__ import annotations
+
+import re
+import subprocess
+import sys
+import tempfile
+import zipfile
+from pathlib import Path
+from xml.etree import ElementTree as ET
+
+SCRIPT_DIR    = Path(__file__).resolve().parent
+BASE_DIR      = SCRIPT_DIR.parent
+TEMPLATES_DIR = BASE_DIR / "templates"
+OUTPUT_FILE   = TEMPLATES_DIR / "reference.docx"
+
+NS = {
+    "w":   "http://schemas.openxmlformats.org/wordprocessingml/2006/main",
+    "a":   "http://schemas.openxmlformats.org/drawingml/2006/main",
+    "r":   "http://schemas.openxmlformats.org/officeDocument/2006/relationships",
+    "rel": "http://schemas.openxmlformats.org/package/2006/relationships",
+    "ct":  "http://schemas.openxmlformats.org/package/2006/content-types",
+}
+for prefix, uri in NS.items():
+    ET.register_namespace(prefix, uri)
+ET.register_namespace("", NS["rel"])
+
+W = "{%s}" % NS["w"]
+A = "{%s}" % NS["a"]
+
+CODE_FONTS = {"consolas", "courier", "courier new", "liberation mono",
+              "monaco", "menlo", "fira mono", "fira code"}
+TARGET_FONT = "Calibri"
+
+SIZE_BODY     = 22
+SIZE_HEADING1 = 30
+SIZE_HEADING2 = 26
+SIZE_HEADING3 = 24
+HEADING_SIZES = {"Heading1": SIZE_HEADING1,
+                 "Heading2": SIZE_HEADING2,
+                 "Heading3": SIZE_HEADING3}
+# Compact NICHT mehr in dieser Liste - Listen-Bullet-Schutz uebernimmt das
+# Post-Processing-Skript pro-Bullet.
+KEEP_STYLES = ("Heading1", "Heading2", "Heading3", "FirstParagraph")
+
+# B4 - Heading-Farben (Trennlinien wurden in S08 zurueckgerollt, siehe
+# Modul-Docstring). Bleibt: Heading 1/2/3 in destengsblue, themeColor entfernt.
+HEADING_COLOR        = "3C68AE"   # destengsblue (analog template.tex)
+HEADING_COLOR_STYLES = ("Heading1", "Heading2", "Heading3",
+                        "Heading1Char", "Heading2Char", "Heading3Char")
+# B4-Bold (S10) - Heading 1+2 fett, Heading 3 bleibt normal.
+# Auch hier: Para- UND Char-Style modifizieren, weil Char-Style
+# in Word Run-Properties dominiert (analog Farb-Fix).
+HEADING_BOLD_STYLES  = ("Heading1", "Heading2",
+                        "Heading1Char", "Heading2Char")
+
+PAGE_W       = 11906
+PAGE_H       = 16838
+MARGIN_TOP   = 1247
+MARGIN_BOT   = 1247
+MARGIN_LEFT  = 1417
+MARGIN_RIGHT = 1417
+HEADER_POS   = 720
+FOOTER_POS   = 720
+HEADER_RIGHT_TAB = PAGE_W - MARGIN_LEFT - MARGIN_RIGHT
+
+HEADER_LEFT  = "Dr.-Ing. Thomas Langer"
+HEADER_RIGHT = "Lebenslauf"
+
+def log(msg):
+    print(f"[build-reference-docx] {msg}", flush=True)
+
+XML_DECL = b'<?xml version="1.0" encoding="UTF-8" standalone="yes"?>\n'
+
+def write_xml(tree, dest):
+    body = ET.tostring(tree.getroot(), encoding="utf-8")
+    dest.write_bytes(XML_DECL + body)
+
+def write_xml_bytes(content, dest):
+    dest.write_bytes(XML_DECL + content)
+
+def fetch_pandoc_default(dest):
+    log("Pandoc-Default-Reference extrahieren ...")
+    result = subprocess.run(
+        ["pandoc", "--print-default-data-file", "reference.docx"],
+        capture_output=True, check=False,
+    )
+    if result.returncode != 0:
+        sys.stderr.write(result.stderr.decode("utf-8", errors="replace"))
+        raise SystemExit(f"pandoc liefert Exit-Code {result.returncode}")
+    dest.write_bytes(result.stdout)
+    log(f"  -> {dest} ({dest.stat().st_size} Bytes)")
+
+def unpack_docx(src, dest_dir):
+    with zipfile.ZipFile(src, "r") as z:
+        z.extractall(dest_dir)
+
+def repack_docx(src_dir, dest):
+    files = []
+    for path in src_dir.rglob("*"):
+        if path.is_file():
+            arcname = path.relative_to(src_dir).as_posix()
+            files.append((path, arcname))
+    files.sort(key=lambda t: (0 if t[1] == "[Content_Types].xml" else 1, t[1]))
+    with zipfile.ZipFile(dest, "w", zipfile.ZIP_DEFLATED) as z:
+        for path, arcname in files:
+            z.write(path, arcname)
+
+def is_code_font(name):
+    return (name or "").strip().lower() in CODE_FONTS
+
+# --- B1: Schriften ---------------------------------------------------------
+
+def set_theme_fonts_to_calibri(theme_xml):
+    tree = ET.parse(theme_xml)
+    root = tree.getroot()
+    for kind in ("majorFont", "minorFont"):
+        font = root.find(f".//{A}{kind}")
+        if font is None:
+            raise RuntimeError(f"{kind}-Element nicht im Theme")
+        latin = font.find(f"{A}latin")
+        if latin is None:
+            raise RuntimeError(f"{kind}/latin-Element nicht gefunden")
+        old = latin.get("typeface")
+        latin.set("typeface", TARGET_FONT)
+        log(f"  Theme {kind}/latin: {old!r} -> {TARGET_FONT!r}")
+    write_xml(tree, theme_xml)
+
+def replace_direct_fonts_in_styles(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    changed = 0
+    skipped = 0
+    for rfonts in root.iter(f"{W}rFonts"):
+        for attr in (f"{W}ascii", f"{W}hAnsi", f"{W}cs", f"{W}eastAsia"):
+            val = rfonts.get(attr)
+            if val is None:
+                continue
+            if is_code_font(val):
+                skipped += 1
+                continue
+            if val != TARGET_FONT:
+                rfonts.set(attr, TARGET_FONT)
+                changed += 1
+    log(f"  styles.xml: {changed} direkte Font-Attribute auf {TARGET_FONT!r}"
+        f" gesetzt (Code-Fonts unangetastet: {skipped})")
+    write_xml(tree, styles_xml)
+
+def set_table_borders_none(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    style = next((s for s in root.findall(f"{W}style")
+                  if s.get(f"{W}styleId") == "Table"), None)
+    if style is None:
+        raise RuntimeError("Style 'Table' nicht in styles.xml")
+    tbl_pr = style.find(f"{W}tblPr")
+    if tbl_pr is None:
+        tbl_pr = ET.SubElement(style, f"{W}tblPr")
+    existing = tbl_pr.find(f"{W}tblBorders")
+    if existing is not None:
+        tbl_pr.remove(existing)
+    borders = ET.SubElement(tbl_pr, f"{W}tblBorders")
+    for side in ("top", "left", "bottom", "right", "insideH", "insideV"):
+        e = ET.SubElement(borders, f"{W}{side}")
+        e.set(f"{W}val", "none")
+        e.set(f"{W}sz", "0")
+        e.set(f"{W}space", "0")
+        e.set(f"{W}color", "auto")
+    log("  Style 'Table': tblBorders=none auf allen Sides")
+    write_xml(tree, styles_xml)
+
+def set_default_body_size(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    docDefaults = root.find(f"{W}docDefaults")
+    if docDefaults is None:
+        docDefaults = ET.SubElement(root, f"{W}docDefaults")
+    rPrDefault = docDefaults.find(f"{W}rPrDefault")
+    if rPrDefault is None:
+        rPrDefault = ET.SubElement(docDefaults, f"{W}rPrDefault")
+    rPr = rPrDefault.find(f"{W}rPr")
+    if rPr is None:
+        rPr = ET.SubElement(rPrDefault, f"{W}rPr")
+    for tag in (f"{W}sz", f"{W}szCs"):
+        elem = rPr.find(tag)
+        if elem is None:
+            elem = ET.SubElement(rPr, tag)
+        elem.set(f"{W}val", str(SIZE_BODY))
+    log(f"  DocDefault Body-Schriftgroesse: {SIZE_BODY/2} pt")
+    write_xml(tree, styles_xml)
+
+def set_heading_sizes(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    for style in root.findall(f"{W}style"):
+        sid = style.get(f"{W}styleId")
+        if sid not in HEADING_SIZES:
+            continue
+        target = HEADING_SIZES[sid]
+        rPr = style.find(f"{W}rPr")
+        if rPr is None:
+            rPr = ET.SubElement(style, f"{W}rPr")
+        for tag in (f"{W}sz", f"{W}szCs"):
+            elem = rPr.find(tag)
+            if elem is None:
+                elem = ET.SubElement(rPr, tag)
+            elem.set(f"{W}val", str(target))
+        log(f"  Stil {sid!r}: Schriftgroesse {target/2} pt")
+    write_xml(tree, styles_xml)
+
+def set_widow_control_default(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    docDefaults = root.find(f"{W}docDefaults")
+    if docDefaults is None:
+        docDefaults = ET.SubElement(root, f"{W}docDefaults")
+    pPrDefault = docDefaults.find(f"{W}pPrDefault")
+    if pPrDefault is None:
+        pPrDefault = ET.SubElement(docDefaults, f"{W}pPrDefault")
+    pPr = pPrDefault.find(f"{W}pPr")
+    if pPr is None:
+        pPr = ET.SubElement(pPrDefault, f"{W}pPr")
+    if pPr.find(f"{W}widowControl") is None:
+        ET.SubElement(pPr, f"{W}widowControl")
+    log("  pPrDefault: widowControl aktiviert")
+    write_xml(tree, styles_xml)
+
+def set_keep_next_styles(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    seen = set()
+    for style in root.findall(f"{W}style"):
+        sid = style.get(f"{W}styleId")
+        if sid not in KEEP_STYLES:
+            continue
+        pPr = style.find(f"{W}pPr")
+        if pPr is None:
+            pPr = ET.SubElement(style, f"{W}pPr")
+        for tag in (f"{W}keepNext", f"{W}keepLines"):
+            if pPr.find(tag) is None:
+                ET.SubElement(pPr, tag)
+        log(f"  Stil {sid!r}: keepNext + keepLines")
+        seen.add(sid)
+    missing = set(KEEP_STYLES) - seen
+    if missing:
+        log(f"  Hinweis: Stil(e) {sorted(missing)!r} nicht gefunden, uebersprungen")
+    write_xml(tree, styles_xml)
+
+# --- B4: Heading-Farben ----------------------------------------------------
+
+def set_heading_colors(styles_xml):
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    for style in root.findall(f"{W}style"):
+        sid = style.get(f"{W}styleId")
+        if sid not in HEADING_COLOR_STYLES:
+            continue
+        rPr = style.find(f"{W}rPr")
+        if rPr is None:
+            rPr = ET.SubElement(style, f"{W}rPr")
+        color = rPr.find(f"{W}color")
+        if color is None:
+            color = ET.SubElement(rPr, f"{W}color")
+        # Theme-Color-Attribute entfernen, damit die Farbe nicht aus dem
+        # Word-Theme abgeleitet wird (Pandoc-Default: themeColor accent1).
+        for attr in (f"{W}themeColor", f"{W}themeTint", f"{W}themeShade"):
+            if attr in color.attrib:
+                del color.attrib[attr]
+        color.set(f"{W}val", HEADING_COLOR)
+        log(f"  Stil {sid!r}: color={HEADING_COLOR} (themeColor entfernt)")
+    write_xml(tree, styles_xml)
+
+def set_heading_bold(styles_xml):
+    """Setzt <w:b/> und <w:bCs/> auf Heading1 + Heading2 (Para- und Char-Stil).
+    Pandoc 3.x Default-Reference hat weder Para- noch Char-Stil fett gesetzt.
+    Char-Styles werden mit modifiziert, weil sie in Word fuer Run-Properties
+    Vorrang vor Para-Styles haben (analog Farb-Fix in set_heading_colors)."""
+    tree = ET.parse(styles_xml)
+    root = tree.getroot()
+    seen = set()
+    for style in root.findall(f"{W}style"):
+        sid = style.get(f"{W}styleId")
+        if sid not in HEADING_BOLD_STYLES:
+            continue
+        rPr = style.find(f"{W}rPr")
+        if rPr is None:
+            rPr = ET.SubElement(style, f"{W}rPr")
+        for tag in (f"{W}b", f"{W}bCs"):
+            if rPr.find(tag) is None:
+                ET.SubElement(rPr, tag)
+        log(f"  Stil {sid!r}: bold (b + bCs)")
+        seen.add(sid)
+    missing = set(HEADING_BOLD_STYLES) - seen
+    if missing:
+        log(f"  Hinweis: Stil(e) {sorted(missing)!r} nicht gefunden, uebersprungen")
+    write_xml(tree, styles_xml)
+
+def header_default_xml():
+    return (
+        b'<w:hdr xmlns:w="' + NS["w"].encode() + b'">\n'
+        b'  <w:p>\n'
+        b'    <w:pPr>\n'
+        b'      <w:tabs>\n'
+        b'        <w:tab w:val="right" w:pos="' + str(HEADER_RIGHT_TAB).encode() + b'"/>\n'
+        b'      </w:tabs>\n'
+        b'    </w:pPr>\n'
+        b'    <w:r><w:t xml:space="preserve">' + HEADER_LEFT.encode() + b'</w:t></w:r>\n'
+        b'    <w:r><w:tab/><w:t xml:space="preserve">' + HEADER_RIGHT.encode() + b'</w:t></w:r>\n'
+        b'  </w:p>\n'
+        b'</w:hdr>\n'
+    )
+
+def header_first_blank_xml():
+    return (
+        b'<w:hdr xmlns:w="' + NS["w"].encode() + b'">\n'
+        b'  <w:p/>\n'
+        b'</w:hdr>\n'
+    )
+
+def footer_default_xml():
+    return (
+        b'<w:ftr xmlns:w="' + NS["w"].encode() + b'">\n'
+        b'  <w:p>\n'
+        b'    <w:pPr>\n'
+        b'      <w:tabs>\n'
+        b'        <w:tab w:val="right" w:pos="' + str(HEADER_RIGHT_TAB).encode() + b'"/>\n'
+        b'      </w:tabs>\n'
+        b'    </w:pPr>\n'
+        b'    <w:r><w:tab/><w:t xml:space="preserve">Seite </w:t></w:r>\n'
+        b'    <w:fldSimple w:instr="PAGE">\n'
+        b'      <w:r><w:t>1</w:t></w:r>\n'
+        b'    </w:fldSimple>\n'
+        b'    <w:r><w:t xml:space="preserve"> / </w:t></w:r>\n'
+        b'    <w:fldSimple w:instr="NUMPAGES">\n'
+        b'      <w:r><w:t>1</w:t></w:r>\n'
+        b'    </w:fldSimple>\n'
+        b'  </w:p>\n'
+        b'</w:ftr>\n'
+    )
+
+REL_HEADER = "http://schemas.openxmlformats.org/officeDocument/2006/relationships/header"
+REL_FOOTER = "http://schemas.openxmlformats.org/officeDocument/2006/relationships/footer"
+CT_HEADER  = "application/vnd.openxmlformats-officedocument.wordprocessingml.header+xml"
+CT_FOOTER  = "application/vnd.openxmlformats-officedocument.wordprocessingml.footer+xml"
+
+def next_free_rel_id(rels_xml):
+    text = rels_xml.read_text(encoding="utf-8")
+    ids = [int(m.group(1)) for m in re.finditer(r'Id="rId(\d+)"', text)]
+    return (max(ids) + 1) if ids else 1
+
+def add_relationship(rels_xml, rid, rtype, target):
+    text = rels_xml.read_text(encoding="utf-8")
+    new_rel = f'<Relationship Type="{rtype}" Id="{rid}" Target="{target}" />'
+    if new_rel in text:
+        return
+    text = text.replace("</Relationships>", new_rel + "</Relationships>")
+    rels_xml.write_text(text, encoding="utf-8")
+
+def add_content_type_override(ct_xml, part_name, ct):
+    text = ct_xml.read_text(encoding="utf-8")
+    new_override = f'<Override PartName="{part_name}" ContentType="{ct}"/>'
+    if part_name in text:
+        return
+    text = text.replace("</Types>", new_override + "</Types>")
+    ct_xml.write_text(text, encoding="utf-8")
+
+def update_sectpr_with_headers(document_xml, header_default_rid, header_first_rid, footer_default_rid):
+    text = document_xml.read_text(encoding="utf-8")
+    new_sectpr = (
+        f'<w:sectPr>'
+        f'<w:headerReference w:type="default" r:id="{header_default_rid}"/>'
+        f'<w:headerReference w:type="first" r:id="{header_first_rid}"/>'
+        f'<w:footerReference w:type="default" r:id="{footer_default_rid}"/>'
+        f'<w:footerReference w:type="first" r:id="{footer_default_rid}"/>'
+        f'<w:pgSz w:w="{PAGE_W}" w:h="{PAGE_H}"/>'
+        f'<w:pgMar w:top="{MARGIN_TOP}" w:right="{MARGIN_RIGHT}"'
+        f' w:bottom="{MARGIN_BOT}" w:left="{MARGIN_LEFT}"'
+        f' w:header="{HEADER_POS}" w:footer="{FOOTER_POS}" w:gutter="0"/>'
+        f'<w:titlePg/>'
+        f'</w:sectPr>'
+    )
+    new_text, n = re.subn(
+        r'<w:sectPr\s*/>|<w:sectPr>.*?</w:sectPr>',
+        new_sectpr, text, flags=re.DOTALL,
+    )
+    if n == 0:
+        new_text = text.replace("</w:body>", new_sectpr + "</w:body>")
+    document_xml.write_text(new_text, encoding="utf-8")
+    log(f"  document.xml sectPr: pgSz/pgMar (A4, 2.2/2.5cm Raender), Header"
+        f" default+first, Footer default+first auf gleicher rId, titlePg")
+
+def add_header_footer(unpacked):
+    word_dir = unpacked / "word"
+    rels_xml = word_dir / "_rels" / "document.xml.rels"
+    ct_xml   = unpacked / "[Content_Types].xml"
+    doc_xml  = word_dir / "document.xml"
+
+    write_xml_bytes(header_default_xml(),     word_dir / "header1.xml")
+    write_xml_bytes(header_first_blank_xml(), word_dir / "header2.xml")
+    write_xml_bytes(footer_default_xml(),     word_dir / "footer1.xml")
+    log("  word/header1.xml (default), header2.xml (first blank),"
+        " footer1.xml geschrieben")
+
+    next_id = next_free_rel_id(rels_xml)
+    rid_h_def, rid_h_first, rid_f_def = (f"rId{next_id+i}" for i in range(3))
+    add_relationship(rels_xml, rid_h_def,   REL_HEADER, "header1.xml")
+    add_relationship(rels_xml, rid_h_first, REL_HEADER, "header2.xml")
+    add_relationship(rels_xml, rid_f_def,   REL_FOOTER, "footer1.xml")
+    log(f"  Beziehungen: {rid_h_def}=header1, {rid_h_first}=header2,"
+        f" {rid_f_def}=footer1")
+
+    add_content_type_override(ct_xml, "/word/header1.xml", CT_HEADER)
+    add_content_type_override(ct_xml, "/word/header2.xml", CT_HEADER)
+    add_content_type_override(ct_xml, "/word/footer1.xml", CT_FOOTER)
+    log("  [Content_Types].xml: Override-Eintraege fuer header1/2 und footer1")
+
+    update_sectpr_with_headers(doc_xml, rid_h_def, rid_h_first, rid_f_def)
+
+def main():
+    log(f"Ziel: {OUTPUT_FILE}")
+    TEMPLATES_DIR.mkdir(parents=True, exist_ok=True)
+
+    with tempfile.TemporaryDirectory(prefix="refdocx-") as tmp:
+        tmp_dir = Path(tmp)
+        default_docx = tmp_dir / "pandoc-default.docx"
+        unpacked     = tmp_dir / "unpacked"
+
+        fetch_pandoc_default(default_docx)
+        unpacked.mkdir()
+        unpack_docx(default_docx, unpacked)
+
+        theme_xml  = unpacked / "word" / "theme" / "theme1.xml"
+        styles_xml = unpacked / "word" / "styles.xml"
+
+        log("Anpassung: Theme major+minor auf Calibri")
+        set_theme_fonts_to_calibri(theme_xml)
+        log("Anpassung: Direkte Font-Referenzen in styles.xml -> Calibri")
+        replace_direct_fonts_in_styles(styles_xml)
+        log("Anpassung: Tabellen-Default ohne Rahmen")
+        set_table_borders_none(styles_xml)
+        log("Anpassung: Body-Schriftgroesse 11 pt (DocDefault)")
+        set_default_body_size(styles_xml)
+        log("Anpassung: Heading-Schriftgroessen 15/13/12 pt")
+        set_heading_sizes(styles_xml)
+        log("Anpassung: Widow/Orphan-Control im DocDefault (B3)")
+        set_widow_control_default(styles_xml)
+        log("Anpassung: keepNext + keepLines auf Heading 1/2/3 + FirstParagraph (B3)")
+        set_keep_next_styles(styles_xml)
+        log("Anpassung: Heading 1/2/3 in destengsblue (B4)")
+        set_heading_colors(styles_xml)
+        log("Anpassung: Heading 1+2 fett (B4-Bold, S10)")
+        set_heading_bold(styles_xml)
+        log("Anpassung: Header und Footer einbauen (B2)")
+        add_header_footer(unpacked)
+
+        log("Repack als reference.docx")
+        repack_docx(unpacked, OUTPUT_FILE)
+        log(f"  -> {OUTPUT_FILE} ({OUTPUT_FILE.stat().st_size} Bytes)")
+
+    log("Fertig.")
+    return 0
+
+if __name__ == "__main__":
+    sys.exit(main())

artefakte/01-lebenslauf/build/build.ps1

@@ -0,0 +1,190 @@
+#Requires -Version 5.1
+<#
+.SYNOPSIS
+    Baut den DesTEngS-Lebenslauf aus source/cv.md in PDF und DOCX.
+
+.DESCRIPTION
+    Deterministischer Build ohne GUI oder Komfortfunktionen.
+    - PDF via Pandoc + LuaLaTeX, nutzt templates/template.tex
+    - DOCX via Pandoc, nutzt templates/reference.docx
+    - DOCX-Post-Processing via build/post-process-docx.py
+      (Listen-Bullet-Schutz nach 3-3-Regel)
+    - Log in output/build.log (ueberschrieben pro Build)
+    - Fortschritt wird zusaetzlich in der Konsole angezeigt
+    - Exit-Code 0 = alle Schritte erfolgreich, 1 = mindestens ein Fehler
+
+.NOTES
+    Voraussetzungen auf dem System:
+    - Pandoc (im PATH)
+    - MiKTeX mit LuaLaTeX
+    - Python 3 (im PATH) fuer Post-Processing
+    - System-Fonts: IBM Plex Sans und IBM Plex Mono fuer Windows installiert
+    MiKTeX mit "Install missing packages on the fly: Yes" zieht fehlende
+    LaTeX-Pakete beim ersten Lauf automatisch.
+
+    Hinweis: templates/reference.docx wird NICHT bei jedem Build neu gebaut.
+    Bei Stiländerungen vorher manuell `python build/build-reference-docx.py`
+    aufrufen.
+#>
+
+$ErrorActionPreference = 'Continue'
+$PSNativeCommandUseErrorActionPreference = $false
+
+# --- Pfade (alle relativ zum Speicherort dieses Skripts) ---------------------
+$scriptDir    = Split-Path -Parent $MyInvocation.MyCommand.Path
+$baseDir      = Split-Path -Parent $scriptDir
+$sourceFile   = Join-Path $baseDir 'source\cv.md'
+$sourceDir    = Join-Path $baseDir 'source'
+$templateTex  = Join-Path $baseDir 'templates\template.tex'
+$referenceDoc = Join-Path $baseDir 'templates\reference.docx'
+$outputDir    = Join-Path $baseDir 'output'
+$outputPdf    = Join-Path $outputDir 'Lebenslauf_Dr-Ing_Thomas_Langer.pdf'
+$outputDocx   = Join-Path $outputDir 'Lebenslauf_Dr-Ing_Thomas_Langer.docx'
+$logFile      = Join-Path $outputDir 'build.log'
+$luaFilter    = Join-Path $scriptDir 'header-image-wrap.lua'
+
+# --- Output-Ordner sicherstellen ---------------------------------------------
+if (-not (Test-Path $outputDir)) {
+    New-Item -ItemType Directory -Path $outputDir -Force | Out-Null
+}
+
+# --- Log initialisieren (UTF-8 ohne BOM) -------------------------------------
+$utf8NoBom = New-Object System.Text.UTF8Encoding $false
+function Write-Log {
+    param([string]$Line)
+    [System.IO.File]::AppendAllText($logFile, $Line + [Environment]::NewLine, $utf8NoBom)
+}
+[System.IO.File]::WriteAllText($logFile, '', $utf8NoBom)
+
+$startTs = Get-Date -Format 'yyyy-MM-dd HH:mm:ss'
+Write-Host ""
+Write-Host "===== Build gestartet: $startTs =====" -ForegroundColor Cyan
+Write-Log  "===== Build gestartet: $startTs ====="
+Write-Log  "Source:       $sourceFile"
+Write-Log  "Template-TEX: $templateTex"
+Write-Log  "Reference:    $referenceDoc"
+Write-Log  "Output-Dir:   $outputDir"
+Write-Log  ''
+
+$overallExit = 0
+
+# --- Pflichtdateien pruefen --------------------------------------------------
+foreach ($f in @($sourceFile, $templateTex, $referenceDoc, $luaFilter)) {
+    if (-not (Test-Path $f)) {
+        Write-Host "FEHLER: Pflichtdatei fehlt: $f" -ForegroundColor Red
+        Write-Log  "FEHLER: Pflichtdatei fehlt: $f"
+        $overallExit = 1
+    }
+}
+if ($overallExit -ne 0) {
+    Write-Host "===== Abbruch: Pflichtdateien fehlen =====" -ForegroundColor Red
+    Write-Log  "===== Abbruch: Pflichtdateien fehlen ====="
+    Start-Sleep -Seconds 3
+    exit $overallExit
+}
+
+# --- PDF-Build ---------------------------------------------------------------
+Write-Host ""
+Write-Host "[1/3] PDF wird erzeugt (Pandoc + LuaLaTeX) ..." -ForegroundColor Yellow
+Write-Log  "--- Pandoc -> PDF (LuaLaTeX) ---"
+$pdfArgs = @(
+    '--from=markdown+smart',
+    '--pdf-engine=lualatex',
+    "--template=$templateTex",
+    "--lua-filter=$luaFilter",
+    "--resource-path=$sourceDir",
+    "--output=$outputPdf",
+    $sourceFile
+)
+Write-Log ('Cmd: pandoc ' + ($pdfArgs -join ' '))
+$pdfOutput = & pandoc @pdfArgs 2>&1
+$pdfExit = $LASTEXITCODE
+$pdfOutput | ForEach-Object { Write-Log ([string]$_) }
+if ($pdfExit -eq 0 -and (Test-Path $outputPdf)) {
+    $sizeKB = [math]::Round((Get-Item $outputPdf).Length / 1KB, 1)
+    Write-Host "      PDF OK ($sizeKB KB): $outputPdf" -ForegroundColor Green
+    Write-Log  "PDF OK: $outputPdf ($sizeKB KB)"
+} else {
+    Write-Host "      PDF FEHLER (Exit $pdfExit) - Details siehe build.log" -ForegroundColor Red
+    Write-Log  "PDF FEHLER (Exit $pdfExit)"
+    $overallExit = 1
+    Start-Sleep -Seconds 3
+}
+
+# --- DOCX-Build --------------------------------------------------------------
+Write-Host ""
+Write-Host "[2/3] DOCX wird erzeugt (Pandoc) ..." -ForegroundColor Yellow
+Write-Log  "--- Pandoc -> DOCX ---"
+$docxArgs = @(
+    '--from=markdown+smart',
+    "--reference-doc=$referenceDoc",
+    "--lua-filter=$luaFilter",
+    "--resource-path=$sourceDir",
+    "--output=$outputDocx",
+    $sourceFile
+)
+Write-Log ('Cmd: pandoc ' + ($docxArgs -join ' '))
+$docxOutput = & pandoc @docxArgs 2>&1
+$docxExit = $LASTEXITCODE
+$docxOutput | ForEach-Object { Write-Log ([string]$_) }
+if ($docxExit -eq 0 -and (Test-Path $outputDocx)) {
+    $sizeKB = [math]::Round((Get-Item $outputDocx).Length / 1KB, 1)
+    Write-Host "      DOCX OK ($sizeKB KB): $outputDocx" -ForegroundColor Green
+    Write-Log  "DOCX OK: $outputDocx ($sizeKB KB)"
+
+    # --- Post-Processing: Listen-Bullet-Schutz (3-3-Regel) ------------------
+    Write-Host ""
+    Write-Host "[3/3] DOCX-Post-Processing (Listen-Bullet-Schutz) ..." -ForegroundColor Yellow
+    Write-Log  "--- Post-Process DOCX ---"
+    $postScript = Join-Path $scriptDir 'post-process-docx.py'
+    if (Test-Path $postScript) {
+        $ppOutput = & python $postScript 2>&1
+        $ppExit = $LASTEXITCODE
+        $ppOutput | ForEach-Object {
+            Write-Log ([string]$_)
+            Write-Host "      $_"
+        }
+        if ($ppExit -ne 0) {
+            Write-Host "      POST-PROCESS FEHLER (Exit $ppExit)" -ForegroundColor Red
+            Write-Log  "POST-PROCESS FEHLER (Exit $ppExit)"
+            $overallExit = 1
+            Start-Sleep -Seconds 3
+        }
+    } else {
+        Write-Host "      Hinweis: $postScript nicht vorhanden, uebersprungen" -ForegroundColor Yellow
+        Write-Log  "Hinweis: post-process-docx.py nicht vorhanden, uebersprungen"
+    }
+} else {
+    Write-Host "      DOCX FEHLER (Exit $docxExit) - Details siehe build.log" -ForegroundColor Red
+    Write-Log  "DOCX FEHLER (Exit $docxExit)"
+    $overallExit = 1
+    Start-Sleep -Seconds 3
+}
+
+$endTs = Get-Date -Format 'yyyy-MM-dd HH:mm:ss'
+Write-Host ""
+if ($overallExit -eq 0) {
+    Write-Host "===== Build beendet: $endTs, Exit-Code $overallExit (OK) =====" -ForegroundColor Cyan
+} else {
+    Write-Host "===== Build beendet: $endTs, Exit-Code $overallExit (FEHLER) =====" -ForegroundColor Red
+}
+Write-Log  "===== Build beendet: $endTs, Exit-Code $overallExit ====="
+
+# Bei Fehler: auf Enter warten, damit Fenster nicht zumacht und User die
+# rote Fehlermeldung im Scrollback in Ruhe lesen kann. Die Start-Sleep-3
+# nach jedem fehlgeschlagenen Schritt allein reicht nicht, weil nachfolgende
+# Schritte (DOCX, Post-Process) die rote Zeile aus dem sichtbaren Bereich
+# scrollen koennen.
+if ($overallExit -ne 0) {
+    # Bei Fehler: 3 Sekunden Pause, damit ein Mensch die rote Fehlermeldung
+    # im Scrollback noch lesen kann, bevor das PowerShell-Fenster zugeht.
+    # KEIN Read-Host: das Skript muss auch nicht-interaktiv von AI-Agents
+    # oder CI-Systemen ausfuehrbar sein. Die zusaetzliche Pause kommt OBEN-
+    # DRAUF zur Start-Sleep-3-pro-Fehler-Schritt-Pause weiter oben.
+    Write-Host ""
+    Write-Host "Build hatte Fehler. Details siehe build.log." -ForegroundColor Yellow
+    Write-Host "Fenster schliesst in 3 Sekunden ..." -ForegroundColor Yellow
+    Start-Sleep -Seconds 3
+}
+
+exit $overallExit

artefakte/01-lebenslauf/build/header-image-wrap.lua

@@ -0,0 +1,26 @@
+-- header-image-wrap.lua
+-- Wrappt das Header-Foto im PDF-Output mit \hfill\raisebox{-\height}[0pt][0pt]{...},
+-- damit es in der rechten Tabellen-Zelle rechtsbuendig sitzt und die Bild-Top auf
+-- der Cell-Top steht (statt durch parbox-[t]-Baseline-Logik nach oben aus der Zelle
+-- herauszuragen).
+--
+-- Wirkt nur bei LaTeX-Output (FORMAT-Variable) und nur fuer Bilder mit "foto" im
+-- Dateinamen. DOCX bleibt unberuehrt: Pandoc rendert das Image-Element normal,
+-- und das DOCX-Post-Processing kuemmert sich um Rechtsbuendig + Spacing.
+--
+-- Wichtig: Das Image-Element MUSS im AST bleiben, damit Pandoc seine Resource-
+-- Path-Resolution (Image-Datei finden, ggf. in den LaTeX-Build-Tempdir kopieren)
+-- weiterhin durchfuehrt. Wenn das Image durch ein einzelnes RawInline mit
+-- gebackenem Pfad ersetzt wuerde, wuerde LuaLaTeX die Datei nicht finden:
+--   ! Package luatex.def Error: File `foto-...jpg' not found.
+-- Deshalb geben wir eine Liste mit RawInline + Image + RawInline zurueck.
+
+function Image(img)
+  if not FORMAT:match("latex") then return nil end
+  if not img.src:match("foto") then return nil end
+  return {
+    pandoc.RawInline("latex", "\\hfill\\raisebox{-\\height}[0pt][0pt]{"),
+    img,
+    pandoc.RawInline("latex", "}")
+  }
+end

artefakte/01-lebenslauf/build/post-process-docx.py

@@ -0,0 +1,348 @@
+#!/usr/bin/env python3
+"""
+post-process-docx.py
+====================
+
+Wird auf das von Pandoc erzeugte DOCX angewendet, NACH `build.ps1`. Macht
+drei XML-Modifikationen, die ein Stil oder die `reference.docx` nicht
+abbilden koennen:
+
+1. 3-3-Regel fuer Listen-Bullets (B3.5):
+   - Eine Liste ist eine Sequenz aufeinanderfolgender Absaetze mit
+     <w:numPr>-Eigenschaft im Body (nicht innerhalb von Tabellen-Zellen).
+   - Bei einer Liste mit weniger als 6 Bullets: alle Bullets bekommen
+     <w:keepNext/>.
+   - Bei einer Liste mit 6 oder mehr Bullets: die ersten 2 und die
+     drittletzten und vorletzten Bullets bekommen <w:keepNext/>.
+   Bullets in Tabellen-Zellen werden uebersprungen.
+
+2. H2-Trennlinie (S08):
+   - Nach jedem H2-Absatz wird ein leerer Trenn-Absatz eingefuegt.
+   - Trenn-Absatz: linksbuendige Bottom-Border, schwarz (000000),
+     1,25 pt (sz=10), 8,6 cm Linienlaenge.
+
+3. Bullet-Einzuege (S08):
+   - Pandoc erzeugt fuer alle Bullet-Listen abstractNum-Eintraege mit
+     festen Defaults (E1 left/hanging=480 dxa, E2 left=1200/hanging=480 dxa).
+     Pandoc IGNORIERT die numbering.xml-Werte der reference.docx.
+   - Im Post-Processing wird numbering.xml so modifiziert, dass alle
+     abstractNum-Eintraege die kompakteren Wunschwerte bekommen.
+   - Word-Konvention: "Einzug links" (im Absatz-Dialog) zeigt
+     (left - hanging) = Bullet-Position; "Sondereinzug Haengend" = hanging.
+     Daher rechnen wir: left = (gewuenschter Einzug + gewuenschter Hanging) in dxa.
+
+4. Header-Tabelle (S10) — Foto-Position und H1-Spacing:
+   - Erste Tabelle des Dokuments ist unsere Header-Tabelle (Name + Kontaktdaten
+     in linker Zelle, Foto in rechter Zelle).
+   - Im Heading1-Absatz der linken Zelle wird `<w:spacing w:before="0"/>`
+     gesetzt, damit die H1-Oberkante an der Spalten-Oberkante steht
+     (Pandoc/Word-Default: 18 pt vor H1).
+   - Im Foto-Absatz der rechten Zelle wird `<w:spacing w:before="100"/>`
+     (= 5 pt) gesetzt und das `<w:jc>` von `left` auf `right` geaendert,
+     damit das Foto an die rechte Spaltenkante rueckt und die Oberkante
+     mit der H1-Oberkante in einer Linie liegt.
+
+Voraussetzungen: nur Python-Stdlib.
+"""
+
+from __future__ import annotations
+
+import re
+import sys
+import zipfile
+from pathlib import Path
+
+SCRIPT_DIR = Path(__file__).resolve().parent
+BASE_DIR   = SCRIPT_DIR.parent
+DOCX_FILE  = BASE_DIR / "output" / "Lebenslauf_Dr-Ing_Thomas_Langer.docx"
+
+W_NS = "http://schemas.openxmlformats.org/wordprocessingml/2006/main"
+
+H2_SEP_XML = (
+    '<w:p>'
+      '<w:pPr>'
+        '<w:spacing w:before="0" w:after="80"/>'
+        '<w:ind w:right="4196"/>'
+        '<w:pBdr>'
+          '<w:bottom w:val="single" w:sz="10" w:space="2" w:color="000000"/>'
+        '</w:pBdr>'
+        '<w:rPr><w:sz w:val="2"/><w:szCs w:val="2"/></w:rPr>'
+      '</w:pPr>'
+    '</w:p>'
+)
+
+H2_STYLE_RE = re.compile(r'<w:pStyle\s+w:val="Heading2"\s*/?>')
+
+# Bullet-Einzuege (1 cm = 567 dxa)
+# Word zeigt "Einzug links" = (left - hanging), "Sondereinzug Haengend" = hanging.
+# E1: Einzug 0,25 cm + Sondereinzug 0,35 cm -> hanging=198, left=142+198=340
+# E2: Einzug 0,80 cm + Sondereinzug 0,40 cm -> hanging=227, left=454+227=681
+# E3+: proportional zur E2 (jeweils +0,55 cm fuer Einzug), hanging analog E2
+BULLET_INDENTS = {
+    0: {"left": 340,  "hanging": 198},
+    1: {"left": 681,  "hanging": 227},
+    2: {"left": 993,  "hanging": 227},
+    3: {"left": 1305, "hanging": 227},
+    4: {"left": 1617, "hanging": 227},
+    5: {"left": 1929, "hanging": 227},
+    6: {"left": 2241, "hanging": 227},
+    7: {"left": 2553, "hanging": 227},
+    8: {"left": 2865, "hanging": 227},
+}
+
+def log(msg):
+    print(f"[post-process-docx] {msg}", flush=True)
+
+def is_bullet_paragraph(p_xml):
+    return "<w:numPr" in p_xml
+
+def is_h2_paragraph(p_xml):
+    return bool(H2_STYLE_RE.search(p_xml))
+
+def has_keep_next(p_xml):
+    return "<w:keepNext" in p_xml
+
+def add_keep_next(p_xml):
+    if has_keep_next(p_xml):
+        return p_xml
+    if "<w:pPr>" in p_xml:
+        return p_xml.replace("<w:pPr>", "<w:pPr><w:keepNext/>", 1)
+    if "<w:pPr/>" in p_xml:
+        return p_xml.replace("<w:pPr/>", "<w:pPr><w:keepNext/></w:pPr>", 1)
+    new_ppr = "<w:pPr><w:keepNext/></w:pPr>"
+    if "<w:r" in p_xml and p_xml.startswith("<w:p>"):
+        return p_xml.replace("<w:p>", "<w:p>" + new_ppr, 1)
+    return p_xml.replace("</w:p>", new_ppr + "</w:p>", 1)
+
+P_RE      = re.compile(r"<w:p\b[^>]*>.*?</w:p>", re.DOTALL)
+TBL_OPEN  = "<w:tbl>"
+TBL_CLOSE = "</w:tbl>"
+
+def process_document_xml(xml):
+    out = []
+    bullet_run = []
+    table_depth = 0
+    stats = {"lists": 0, "bullets_in_lists": 0, "bullets_keepnext": 0,
+             "skipped_in_tables": 0, "h2_headings": 0, "separators_added": 0}
+
+    def flush_run():
+        if not bullet_run:
+            return
+        n = len(bullet_run)
+        stats["lists"] += 1
+        stats["bullets_in_lists"] += n
+        if n < 6:
+            indices_keep = list(range(n))
+        else:
+            indices_keep = [0, 1, n-3, n-2]
+        for k in indices_keep:
+            idx, p_xml = bullet_run[k]
+            new_xml = add_keep_next(p_xml)
+            if new_xml != p_xml:
+                out[idx] = new_xml
+                stats["bullets_keepnext"] += 1
+        bullet_run.clear()
+
+    token_re = re.compile(
+        r"(?P<tblopen>" + re.escape(TBL_OPEN) + r")"
+        r"|(?P<tblclose>" + re.escape(TBL_CLOSE) + r")"
+        r"|(?P<para><w:p\b[^>]*>.*?</w:p>)",
+        re.DOTALL,
+    )
+    last_end = 0
+    for m in token_re.finditer(xml):
+        if m.start() > last_end:
+            out.append(xml[last_end:m.start()])
+        last_end = m.end()
+
+        if m.group("tblopen"):
+            flush_run()
+            table_depth += 1
+            out.append(m.group())
+        elif m.group("tblclose"):
+            flush_run()
+            table_depth -= 1
+            out.append(m.group())
+        else:
+            p_xml = m.group("para")
+            out.append(p_xml)
+            if table_depth > 0:
+                if is_bullet_paragraph(p_xml):
+                    stats["skipped_in_tables"] += 1
+                continue
+            if is_bullet_paragraph(p_xml):
+                bullet_run.append((len(out) - 1, p_xml))
+                continue
+            flush_run()
+            if is_h2_paragraph(p_xml):
+                out.append(H2_SEP_XML)
+                stats["h2_headings"] += 1
+                stats["separators_added"] += 1
+
+    if last_end < len(xml):
+        out.append(xml[last_end:])
+    flush_run()
+    return "".join(out), stats
+
+def process_numbering_xml(xml):
+    """In allen abstractNum-Eintraegen die Bullet-Einzuege ersetzen."""
+    import xml.etree.ElementTree as ET
+    W = "{%s}" % W_NS
+    ET.register_namespace("w", W_NS)
+    root = ET.fromstring(xml)
+
+    stats = {"abstractNums": 0, "lvls_modified": 0}
+
+    for absnum in root.findall(W+"abstractNum"):
+        stats["abstractNums"] += 1
+        for lvl in absnum.findall(W+"lvl"):
+            ilvl_str = lvl.get(W+"ilvl")
+            try:
+                ilvl = int(ilvl_str)
+            except (TypeError, ValueError):
+                continue
+            target = BULLET_INDENTS.get(ilvl)
+            if target is None:
+                continue
+            pPr = lvl.find(W+"pPr")
+            if pPr is None:
+                pPr = ET.SubElement(lvl, W+"pPr")
+            ind = pPr.find(W+"ind")
+            if ind is None:
+                ind = ET.SubElement(pPr, W+"ind")
+            ind.set(W+"left", str(target["left"]))
+            ind.set(W+"hanging", str(target["hanging"]))
+            if W+"firstLine" in ind.attrib:
+                del ind.attrib[W+"firstLine"]
+            stats["lvls_modified"] += 1
+
+    XML_DECL = '<?xml version="1.0" encoding="UTF-8" standalone="yes"?>\n'
+    new_xml = XML_DECL + ET.tostring(root, encoding="unicode")
+    return new_xml, stats
+
+def modify_ppr(p_xml, spacing_before=None, jc=None):
+    """In einem <w:p>...</w:p>-Block die Eigenschaften setzen.
+
+    spacing_before: str (Wert in 1/20 pt, z.B. "0" oder "100"), oder None
+    jc:             str ("left", "right", "center", "both"), oder None
+    """
+    ppr_re = re.compile(r"<w:pPr>(.*?)</w:pPr>", re.DOTALL)
+    m = ppr_re.search(p_xml)
+    if m is None:
+        # kein pPr -> einen leeren pPr direkt nach <w:p> hinzufuegen
+        # und rekursiv aufrufen
+        new_p = p_xml.replace("<w:p>", "<w:p><w:pPr></w:pPr>", 1)
+        return modify_ppr(new_p, spacing_before=spacing_before, jc=jc)
+
+    inner = m.group(1)
+    new_inner = inner
+
+    if jc is not None:
+        jc_re = re.compile(r'<w:jc\s+w:val="[^"]*"\s*/>')
+        if jc_re.search(new_inner):
+            new_inner = jc_re.sub(f'<w:jc w:val="{jc}"/>', new_inner)
+        else:
+            new_inner = new_inner + f'<w:jc w:val="{jc}"/>'
+
+    if spacing_before is not None:
+        sp_re = re.compile(r'<w:spacing\b[^/]*/>')
+        sm = sp_re.search(new_inner)
+        if sm:
+            sp_xml = sm.group()
+            if 'w:before=' in sp_xml:
+                new_sp = re.sub(r'w:before="[^"]*"',
+                                f'w:before="{spacing_before}"', sp_xml)
+            else:
+                new_sp = sp_xml.replace('<w:spacing',
+                                        f'<w:spacing w:before="{spacing_before}"', 1)
+            new_inner = new_inner.replace(sp_xml, new_sp, 1)
+        else:
+            new_inner = new_inner + f'<w:spacing w:before="{spacing_before}"/>'
+
+    if new_inner == inner:
+        return p_xml
+    return p_xml.replace(f"<w:pPr>{inner}</w:pPr>",
+                         f"<w:pPr>{new_inner}</w:pPr>", 1)
+
+
+HEADING1_RE = re.compile(r'<w:pStyle\s+w:val="Heading1"\s*/?>')
+
+def process_header_table(xml):
+    """Modifiziert die ERSTE <w:tbl>...</w:tbl> im Dokument.
+
+    - Heading1-Paragraph der linken Zelle: spacing-before = 0 (statt 18 pt)
+    - Foto-Paragraph der rechten Zelle (enthaelt <w:drawing>):
+      spacing-before = 100 (= 5 pt) und jc = right (statt left).
+    """
+    stats = {"h1_modified": 0, "foto_modified": 0}
+    tbl_re = re.compile(r'<w:tbl>.*?</w:tbl>', re.DOTALL)
+    tbl_m = tbl_re.search(xml)
+    if tbl_m is None:
+        return xml, stats
+
+    tbl = tbl_m.group()
+    new_tbl = tbl
+
+    p_re = re.compile(r'<w:p\b[^>]*>.*?</w:p>', re.DOTALL)
+    for pm in list(p_re.finditer(tbl)):
+        p_xml = pm.group()
+        if HEADING1_RE.search(p_xml):
+            new_p = modify_ppr(p_xml, spacing_before="0")
+            if new_p != p_xml:
+                new_tbl = new_tbl.replace(p_xml, new_p, 1)
+                stats["h1_modified"] += 1
+        elif '<w:drawing>' in p_xml:
+            new_p = modify_ppr(p_xml, spacing_before="100", jc="right")
+            if new_p != p_xml:
+                new_tbl = new_tbl.replace(p_xml, new_p, 1)
+                stats["foto_modified"] += 1
+
+    if new_tbl == tbl:
+        return xml, stats
+    return xml.replace(tbl, new_tbl, 1), stats
+
+
+def main():
+    if not DOCX_FILE.exists():
+        sys.stderr.write(f"FEHLER: {DOCX_FILE} existiert nicht. "
+                         f"Erst build.ps1 laufen lassen.\n")
+        return 1
+    log(f"Verarbeite: {DOCX_FILE}")
+
+    with zipfile.ZipFile(DOCX_FILE, "r") as z:
+        members = {name: z.read(name) for name in z.namelist()}
+
+    doc_xml = members["word/document.xml"].decode("utf-8")
+    doc_xml, header_stats = process_header_table(doc_xml)
+    new_doc_xml, doc_stats = process_document_xml(doc_xml)
+    members["word/document.xml"] = new_doc_xml.encode("utf-8")
+
+    num_stats = {"abstractNums": 0, "lvls_modified": 0}
+    if "word/numbering.xml" in members:
+        num_xml = members["word/numbering.xml"].decode("utf-8")
+        new_num_xml, num_stats = process_numbering_xml(num_xml)
+        members["word/numbering.xml"] = new_num_xml.encode("utf-8")
+    else:
+        log("  Hinweis: word/numbering.xml nicht im DOCX (keine Listen?)")
+
+    with zipfile.ZipFile(DOCX_FILE, "w", zipfile.ZIP_DEFLATED) as z:
+        order = sorted(members.keys(),
+                       key=lambda n: (0 if n == "[Content_Types].xml" else 1, n))
+        for name in order:
+            z.writestr(name, members[name])
+
+    log(f"  Listen gefunden: {doc_stats['lists']}")
+    log(f"  Bullets in Listen: {doc_stats['bullets_in_lists']}")
+    log(f"  keepNext gesetzt: {doc_stats['bullets_keepnext']}")
+    log(f"  Bullets in Tabellen uebersprungen: {doc_stats['skipped_in_tables']}")
+    log(f"  H2-Headings gefunden: {doc_stats['h2_headings']}")
+    log(f"  H2-Trenn-Absaetze eingefuegt: {doc_stats['separators_added']}")
+    log(f"  numbering.xml abstractNum-Eintraege: {num_stats['abstractNums']}")
+    log(f"  numbering.xml lvls modifiziert: {num_stats['lvls_modified']}")
+    log(f"  Header-Tabelle H1 modifiziert: {header_stats['h1_modified']}")
+    log(f"  Header-Tabelle Foto modifiziert: {header_stats['foto_modified']}")
+    log("Fertig.")
+    return 0
+
+if __name__ == "__main__":
+    sys.exit(main())

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v1.md

@@ -0,0 +1,236 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V1
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+- TÜV-zertifizierter AI Consultant und promovierter Ingenieur (Dr.-Ing.) mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+- Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS, nahe München
+- Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Software Design, System Integration, Test und Test-Automatisierung
+- Drei KI-Potenzialanalyse-Workshops für Industrieunternehmen durchgeführt, jeweils mit Identifizierung und Priorisierung konkreter KI-Use-Cases und Erstellung einer Umsetzungs-Roadmap
+- Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+- Flexibler Arbeitsstil als Technischer Leiter (10 Mitarbeiter), Gruppenleiter, Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Freiberuflicher Consultant, Ingenieurbüro DesTEngS Dr.-Ing. Thomas Langer, nahe München
+
+Generative KI und Elektronik-Entwicklung für Industrieunternehmen und Startups.
+
+**KI-Potenzialanalyse-Workshops:**
+- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien (Nov. 2025): Schulung, Identifizierung und Bewertung von KI-Potenzialen, Priorisierung von Use Cases und Erstellung einer Umsetzungs-Roadmap
+- Safe4Net, Geschäftsführung, Online (Aug./Sep. 2025): Schulung, Identifizierung und Bewertung von KI-Potenzialen, Priorisierung von Use Cases und Erstellung einer Umsetzungs-Roadmap
+
+**Weitere KI-Tätigkeiten:**
+- KI-Beratungen und Anwendung von Generativer KI bei Konzepten, Software Design, Automatisierungen, System Integration und Tests
+- KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration R&D, München
+
+- **KI-Potenzialanalyse-Workshop:** Überblick und Grundlagen Generativer KI, Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI, Identifizierung und Bewertung von KI-Use-Cases mit Erstellung einer Umsetzungs-Roadmap
+- ASMPT Tool „ArxmlGenerator": Erweiterungen für neue Elemente der Ethernet-Feldbus Domain-Specific Language „YAP", Optimierungen, Bug Fixes und KI-gestützte Dokumentation der Transformationslogik
+- Entwicklung von Python-Tools zur Konvertierung und Analyse von Ethernet-Trace-Daten (PyShark, Vector CANalyzer Integration)
+- Ermittlung von System-Integration-Standard-Use-Cases und Erstellung der zugehörigen Vector-CANalyzer-Konfigurationen: Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+- Design eines Python-Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet-Feldbus-Protokoll
+
+---
+
+### Sep. 2025 – Feb. 2026 — KI-Projekt Kischdle.com, Geschäftskonzept von 2 potenziellen Gründern
+
+- On-Premise-KI-System mit Retrieval Augmented Generation (RAG): Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+- Auswahl und Kauf der PoC-Hardware, Implementierung des KI-System-Inference-Teils mit Nvidia-GPU, LLMs (Ollama, Open WebUI), Performance-Tests
+- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierung von Inference-Modellen (Qwen3-VL-8B) und Embedding-Modellen (tomoro-colqwen3-embed-4b)
+- Evaluierung von Langflow für KI-Agent-gestützte Workflow-Automatisierungen
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen
+
+- KI-gestützte Automatisierung der Einkaufsprozesse im Onlineshop einer Druckerei: Import der Kundendaten, automatisierte Ausführung der Bestellvorgänge inklusive Bezahlung, Protokollierung und Verarbeitung von Cloud-Druckdaten
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration R&D, München
+
+- Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit-Ethernet-Feldbus für performantere Steuerung industrieller Bestückungsmaschinen
+- Validierung und Vergleich von Ethernet-Protokollen und Middlewares (UDP, TCP, IEEE 1722, PTP/gPTP, SOME/IP, DDS), Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
+- Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) zur Beschreibung des ASMPT Ethernet-Feldbus-Protokolls
+- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR-XML-Modellbeschreibungsdateien aus DSL-Dateien zur Dekodierung der Feldbus-Nachrichten in Vector CANalyzer, Bestandteil des Continuous-Integration-Prozesses
+- Erstellung von Testumgebungen und Werkzeugen: Testprozeduren und KPIs für Netzwerkverkehr, Man-in-the-Middle-Instrumente für Fehler-Einstreuung, Test-Automatisierungen mit Python
+- Entwicklung von C++-, Python- und CAPL-Programmen für Analyse und Erzeugung von Ethernet-Nachrichten auf verschiedenen Protokoll-Ebenen
+- Evaluierung von Vector-Informatik-Ethernet-Analysegeräten (VN5640, VN5650): Optimierung des Aufbaus für volle Gigabit-Datenrate, Aufdeckung einer signifikanten Spec-Verletzung der Hardware-Zeitbasis durch Konzeption und Aufbau einer hochpräzisen GPS-gestützten Zeit-Referenz
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München
+
+- **LIDAR Compute Module:** Bring-Up-Unterstützung, Labortests, Fehleranalyse, Unterstützung der Design-Validierung (Schwerpunkt EMV), Bestimmung aller Hardware-Datenquellen für SoC-Embedded-Linux-Überwachung, Erstellung von Requirements für Diagnose-Software
+- **Function Owner xDiagnostics:** Konzepterstellung der erweiterten Diagnose-Test-Software für das LIDAR-System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen; Verwaltung von Requirements, Tasks und Reviews in PTC Integrity; Überwachung der Implementierung in AUTOSAR-Software und Vector-CANoe-basierter Tester-Software; xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+- Elektromagnetische Feldsimulationen mit CST für den GMSL-Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München
+
+- Signal-Integrity- und Power-Integrity-Simulationen von IC-Packages und PCBs für diverse Schnittstellen (LVDS, DDR3, Ethernet, Flash, CAN-Bus), Systemstudien von ADAS-LVDS-Übertragungsstrecken
+- Simulationen und Optimierungen der Chip-PCB-Übergänge von 77-GHz-ADAS-Radar-MMICs, EM-Feldsimulationen zur Modell-Extraktion
+- Entdeckung eines HF-Design-Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Board-Redesigns
+- Entwicklung eines speziellen PCB-Clock-Distribution-Netzwerks für ein IC mit extrem steilen Clock-Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock-Drivers
+- Erstellung von Matlab- und Python-Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm
+
+- Inbetriebnahme, Evaluierung und Optimierung von Transceiver-Modulen, Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart
+
+- **Projekt Light Radio AAA (Aktives Antennen-Array für 2,5 GHz LTE):** Messungen und Überarbeitung des HF-Frontend-Empfängers mit 28% Flächenreduktion und besserer Performance
+- Matlab-Programmierung zur Steuerung von DUT/Messgeräten, Test-Automatisierung und System-Evaluierungen, darunter ein umfangreiches Realtime-Spektrum-Analysator-Programm
+- Entdeckung einer sporadischen Transceiver-HF-Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ursachenermittlung, Erstellung des dazu nötigen Matlab-Programms: Schnelle Identifizierung der problematischen Komponente, Vermeidung zeitintensiver Fehlersuche
+- **Projekt Metro WiFi Access Point (IEEE 802.11 a/b/g/n):** Aufbau von SISO- und MIMO-Evaluierungs-Messplätzen, Optimierung von AGC und Blocking, Verifikation des Listen-Before-Talk-Kanalzugriffsmechanismus und Unterstützung der ETSI-Zertifizierung
+- Agile Entwicklung mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer, (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Ulm
+
+- Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern, Erstellung des Entwicklungsprozesses (CAD-Software, Bibliotheken, Messgeräte, Labor, Qualitätssicherung)
+- Projektmanagement mit Fokus auf Erreichung äußerst anspruchsvoller Zielvorgaben
+- Erstellung und Prüfung von Spezifikationen für 3GPP-UMTS- und LTE-Systeme, Modul-Architektur-Entwicklungen in Zusammenarbeit mit System Engineering und ASIC-Designern
+- Verantwortlich für ca. 240 Aufbauten (DC bis 3,6 Gb/s): Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung von Evaluation Boards und Multistandard-Transceiver-Modulen für aktive Antennen bei 900 MHz und 2,1 GHz
+- Kooperationen mit externen Partnern: EMS-Unternehmen, Leiterplattenhersteller, Toshiba (CMOS-Chip-Reviews), Ferdinand-Braun-Institut (GaAs-Flip-Chip-Montage), Antennenhersteller Kathrein, Andrew und Huber & Suhner
+- _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, Düsseldorf
+
+- Mitarbeit in den Normierungsgremien OIF und MIPI: Systemsimulationen, Spezifikationserstellung, IC-Gehäuse- und Evaluation-Board-Entwicklung für Backplane-Übertragungsstrecken bis 11 Gb/s (OIF CEI) und serielle Datenübertragung bis 1 Gb/s pro Lane (MIPI D-PHY)
+- Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten, darunter Taktverteilung für ein 3,1-Gb/s-Transceiver-IC und ein Testchip zur HF-Charakterisierung
+- Berater bei HF- und Signal-Integrity-Fragen für verschiedene Abteilungen
+- Verantwortlich für alle detaillierten elektrischen IC-Gehäuse-Analysen bis zu 11 Gb/s / 1444 Balls
+- _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup, ICs und Module für faseroptische Systeme), Berlin
+
+- Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: Berechnung von Mixed-Mode-S-Parametern, Entwurf adaptiver Entzerrer auf Systemebene (Feedforward/Decision Feedback Equalization)
+- 10-Gb/s- und 40-Gb/s-Faseroptische Systeme: Systemsimulationen, Betreuung von Kooperationen mit Universitäten
+- CMOS-Demultiplexer-IC: BGA-Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich ICN, München
+
+- Verantwortlich für ein 1,8-GHz-RX-Frontend-Modul für GSM-Mobilfunk-Basisstationen: Projektkoordination, Architektur-Definition, Schaltungsentwurf, Layout, Evaluierung und Fertigungseinführung
+- Qualifizierung und Fertigungseinführung eines 10-GHz-VCOs
+- Layout und Aufbautechnik von 40-Gb/s-High-Speed-Digital-Modulen für faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin
+
+- Promotion: Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Modellierung, Simulation, GaAs-MMIC-Entwicklung, C++-Software-Erstellung)
+- Entwicklung von MMIC-Sampling-Schaltungen mit Transienten bis 7 ps und Harmonischen bis 140 GHz
+- Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut, Berlin
+
+- Modellierung passiver Elemente, Dioden und Transistoren auf GaAs-Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin
+
+- Entwurf und Aufbau von ultra-breitbandigen Verstärkern (10 kHz – 16 GHz) inklusive Entwicklung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+| Zeitraum | Abschluss |
+|----------|-----------|
+| Okt. 2025 | **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute |
+| März 2001 | **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", TU Berlin |
+| Okt. 1994 | **Dipl.-Ing. Elektrotechnik** an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik |
+| Juni 1986 | **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin |
+
+---
+
+## Trainings
+
+| Zeitraum | Training |
+|----------|---------|
+| Dez. 2016 | Ansys SIwave Training |
+| Juni 2016 | Keysight High Speed Digital class using ADS |
+| Jan. 2008 | Gustav Käser, „Management" |
+| Juni 2007 | Die Akademie, „Führung und Organisation 1" |
+
+---
+
+## Kenntnisse
+
+**KI:**
+- KI-Strategie und Potenzialanalyse, KI-Schulung
+- Prompt Engineering, LLM-Evaluation und -Benchmarking
+- AI Agents und Coding-AI-Agent-Umgebungen: Manus, n8n, VS Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+- Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    - Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Claude (Opus, Sonnet, Haiku), On-Premise Modelle (gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B)
+    - Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+- Retrieval Augmented Generation (RAG): Embedding Models, Vektor-Datenbanken
+    - Praxis-Erfahrung mit OpenAI text-embedding-3-small, Pinecone, On-Premise Qdrant und tomoro-colqwen3-embed-4b
+- KI-Software: Miro, Notion, Fireflies.ai, Gamma, Canva
+
+**Software Design:**
+- Python (NumPy, Pandas, Matplotlib, PyShark, PyAutoGUI, Tkinter), C++, C, CAPL
+- Matlab, JavaScript
+- Objekt-orientierte, ereignis-orientierte und prozedurale Programmierung
+- HTML, PHP, XML, JSON
+
+**IT:**
+- MS Windows, Linux (inkl. Embedded Linux), Docker
+- Git, MS Azure DevOps Server, PTC Integrity, Subversion
+- Jenkins
+- VMware Workstation, Linux KVM/Qemu
+- MS Office / LibreOffice, Inkscape, Gimp
+- NextCloud, n8n
+
+**Engineering Software:**
+- Vector CANalyzer, CANape, CANoe
+- Ansys Electronics Desktop (HFSS, Q3D, SIwave)
+- Keysight ADS
+- Altium, Cadence, Mentor PADS
+
+**Messtechnik:**
+- Daten-Netzwerk-Performance (Wireshark, iperf3, Vector Ethernet/CAN-Bus Testgeräte)
+- HF-Messtechnik: S-Parameter bis 110 GHz (On-Wafer und koaxial), Zeitbereichsmessungen bis 50 GHz, Signal- und Spektrumanalyse
+
+**Fremdsprachen:**
+- Deutsch: Muttersprache
+- Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+- Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v10.md

@@ -0,0 +1,327 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V10
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V9:** LinkedIn- und Freelance.de-Adressen korrigiert. „LLM-Evaluierung" in den LLM-Hauptpunkt integriert. Berufstätigkeit aufgeteilt in „Projekte als freiberuflicher Consultant" und „Berufliche Stationen vor der Selbständigkeit".
+
+---
+
+## Kontaktdaten
+
+- E-Mail: Thomas.Langer@destengs.com
+- Telefon: +49 89 413 27 59 20
+- Freelance.de: https://www.freelance.de/Freelancer/301931-Consultant
+- Website: https://destengs.com
+- LinkedIn: https://www.linkedin.com/in/thomas-langer-b9742a2
+- Büroadresse: Biberger Straße 91, 82008 Unterhaching
+- Portraitfoto
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Projekte als freiberuflicher Consultant
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+## Berufliche Stationen vor der Selbständigkeit
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse und KI-Strategieentwicklung
+• KI-Schulung
+• KI-Implementierung
+• Prompt Engineering, Context Engineering
+• Multimodale KI (Text, Bild, Audio)
+• DSGVO-konforme KI-Anwendungen
+• Natural Language Processing (NLP)
+• Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• Agentic AI, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+• REST API Integration
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Konzepterstellung
+• Spezifikationserstellung
+• Systematische Fehleranalyse
+• Technologie-Evaluierung und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+• Projektmanagement
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v2.md

@@ -0,0 +1,291 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V2
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur (Dr.-Ing.) mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS, nahe München
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops für Industrieunternehmen durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Flexibler Arbeitsstil als Technischer Leiter (10 Mitarbeiter), Gruppenleiter, Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• Generative KI
+    ○ KI-Potenzialanalyse-Workshops
+        ▪ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+        ▪ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+    ○ KI-Beratungen
+    ○ Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+    ○ KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop mit Überblick, Grundlagen und Fokus auf die bei ASMPT verfügbaren KI-Tools
+    ○ Praxis-Beispiele, wie die speziellen ASMPT System Integration Datenformate mit Machine Learning und Generativer KI verarbeitet werden können
+    ○ Potenzialanalyse zur Ermittlung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ Optimierungen und Bug Fixes
+    ○ KI-gestützte Dokumentation wie aus den YAP Elementen die ARXML-Strukturen erzeugt werden
+• Programmierung eines Tools zur Konvertierung von Trace-Dateien einer Bestückmaschinen-Komponente im WireShark-Format in ein von Vector CANalyzer nutzbares Format mit PyShark
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der entsprechenden Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Beseitigung vieler unterschiedlicher Umgebungen bei den Testplätzen
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt Kischdle.com, Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit preiswerter Hardware und Retrieval Augmented Generation
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des potenziell adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung der ersten Version des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für KI-Modelle mit Verarbeitung von Images und Text, Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe im Onlineshop einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Format des Lumiz-Systems, Auswahl der Lieferzeit-Optionen und Ausführung der Bestellvorgänge inklusive Bezahlung, Protokollierung der Vorgänge
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) zur Beschreibung des ASMPT Ethernet Feldbus Protokolls „YAP"
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs „YAP" DSL-Dateien; diese ARXML-Dateien erlauben Vector CANalyzer die Dekodierung der ASMPT Ethernet Feldbus Nachrichten; Bestandteil des „YAP" Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
+    ○ Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Optimierung von AGC und Blocking-Eigenschaften
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC
+• Agile Entwicklung mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenhersteller, Toshiba (CMOS Chip Reviews), Ferdinand-Braun-Institut (GaAs Flip-Chip Montage)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls
+• _(Ab April 2004: Senior Engineer; ab Okt. 2004: verantwortlich für alle IC-Gehäuse Analysen)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme: Systemsimulationen, Betreuung von Kooperationen mit Universitäten
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Promotion: Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung)
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse
+• KI-Schulung
+• Prompt Engineering
+• LLM-Evaluation und -Benchmarking
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva
+• AI Agents, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, n8n, Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON
+
+**IT:**
+• MS Windows, Unix inkl. Linux
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Subversion Server, Git
+• Jenkins
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container
+• Embedded Linux
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+• Altium, Cadence (Allegro, Spectre), Mentor PADS
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v3.md

@@ -0,0 +1,301 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V3
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 - Die Akademie, “Gedächtnis- und Konzentrationstraining”
+Mai 2000 - Seminar "Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse
+• KI-Schulung
+• Prompt Engineering
+• LLM-Evaluation
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• AI Agents, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, n8n, Langflow, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v4.md

@@ -0,0 +1,315 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V4
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V3:** Nur Zusammenfassung und Kenntnisse. Berufstätigkeit, Ausbildung und Trainings sind identisch mit V3.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstärke, belegt durch KI-Workshops vor Geschäftsführungen und Leitung eines 10-köpfigen Teams
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse, KI-Strategie
+• KI-Schulung
+• KI-Implementierung
+• Prompt Engineering
+• LLM-Evaluation
+• Multimodale KI (Text, Bild)
+• DSGVO-konforme KI-Anwendungen
+• On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• AI Agents, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, n8n, Langflow, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• REST API Integration
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n)
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Technologie-Evaluation und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v5.md

@@ -0,0 +1,315 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V4
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V3:** Nur Zusammenfassung und Kenntnisse. Berufstätigkeit, Ausbildung und Trainings sind identisch mit V3.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstark
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse, KI-Strategie
+• KI-Schulung
+• KI-Implementierung
+• Prompt Engineering
+• LLM-Evaluation
+• Multimodale KI (Text, Bild)
+• DSGVO-konforme KI-Anwendungen
+• On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• AI Agents, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, n8n, Langflow, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• REST API Integration
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n)
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Technologie-Evaluation und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v6.md

@@ -0,0 +1,319 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V6
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V5:** Zusammenfassung (Formulierung Kommunikation) und Kenntnisse (KI erweitert, Python KI-Module, Methodik erweitert, n8n-Bereinigung, IronPython entfernt). Berufstätigkeit, Ausbildung und Trainings sind identisch mit V3/V5.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse und -Strategieentwicklung
+• KI-Schulung
+• KI-Implementierung
+• Prompt und Context Engineering
+• LLM-Evaluation
+• Multimodale KI (Text, Bild, Audio)
+• DSGVO-konforme KI-Anwendungen
+• On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• AI Agents, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, Langflow, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+• REST API Integration
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Konzepterstellung
+• Spezifikationserstellung
+• Systematische Fehleranalyse
+• Technologie-Evaluation und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+• Projektmanagement
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v7.md

@@ -0,0 +1,319 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V6
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V5:** Zusammenfassung (Formulierung Kommunikation) und Kenntnisse (KI erweitert, Python KI-Module, Methodik erweitert, n8n-Bereinigung, IronPython entfernt). Berufstätigkeit, Ausbildung und Trainings sind identisch mit V3/V5.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse und -Strategieentwicklung
+• KI-Schulung
+• KI-Implementierung
+• Prompt und Context Engineering
+• LLM-Evaluierung
+• Multimodale KI (Text, Bild, Audio)
+• DSGVO-konforme KI-Anwendungen
+• On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• AI Agents, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+• REST API Integration
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Konzepterstellung
+• Spezifikationserstellung
+• Systematische Fehleranalyse
+• Technologie-Evaluierung und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+• Projektmanagement
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v8.md

@@ -0,0 +1,320 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V8
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V7:** Suchbegriff-Optimierung in KI-Kenntnissen: „Agentic AI" statt „AI Agents", „Generative AI (GenAI)" bei LLMs ergänzt, „Natural Language Processing (NLP)" als eigener Punkt, „Edge AI" bei On-Premise ergänzt. Berufstätigkeit, Ausbildung und Trainings unverändert.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse und -Strategieentwicklung
+• KI-Schulung
+• KI-Implementierung
+• Prompt und Context Engineering
+• LLM-Evaluierung
+• Multimodale KI (Text, Bild, Audio)
+• DSGVO-konforme KI-Anwendungen
+• Natural Language Processing (NLP)
+• Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• Agentic AI, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+• REST API Integration
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Konzepterstellung
+• Spezifikationserstellung
+• Systematische Fehleranalyse
+• Technologie-Evaluierung und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+• Projektmanagement
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v9.md

@@ -0,0 +1,320 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V9
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt. Die Bullet-Struktur entspricht dem Original: • = erste Ebene, ○ = zweite Ebene.
+>
+> **Änderungen gegenüber V8:** Suchbegriff-Optimierung für Agentur-Matching: „KI-Potenzialanalyse und KI-Strategieentwicklung" (statt „und -Strategieentwicklung") für Treffer bei „KI-Strategie", „Prompt Engineering, Context Engineering" (statt „Prompt und Context Engineering") für Treffer bei „Prompt Engineering". Berufstätigkeit, Ausbildung und Trainings unverändert.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+• TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+• Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+• Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+• Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+• Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+• Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+• Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+• KI-Potenzialanalyse-Workshops
+    ○ Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    ○ Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+• KI-Beratungen
+• Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+• KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• KI-Workshop
+    ○ Überblick und Grundlagen Generativer KI
+    ○ Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    ○ Identifizierung und Bewertung von System Integration KI Use-Cases
+• ASMPT Tool „ArxmlGenerator"
+    ○ Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    ○ KI-gestützte Dokumentation der Transformationslogik
+    ○ Optimierungen und Bug Fixes
+• Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+• Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+• Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+---
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+• On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    ○ Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    ○ Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    ○ Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    ○ Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+• KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    ○ Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    ○ Hochladen der Druckdaten aus der Lumiz-Cloud
+    ○ Protokollierung der Vorgänge
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+• Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    ○ Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+• Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+• Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    ○ Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    ○ Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    ○ Konfiguration der Embedded Linux Remote Control Units
+• Entwicklung von C++, Python und CAPL Programmen
+    ○ Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    ○ ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    ○ Test-Automatisierungen mit Python PyAutoGUI
+    ○ Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    ○ Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+• Evaluierung von Vector Informatik Ethernet Analysegeräten
+    ○ Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    ○ Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    ○ Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+• Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+• LIDAR Compute Module
+    ○ Bring-Up Unterstützung, Labortests, Fehleranalyse
+    ○ Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    ○ Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    ○ Erstellung von Requirements für eine Diagnose Test Software
+• Function Owner xDiagnostics
+    ○ Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    ○ Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    ○ Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    ○ xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+• Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+• Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    ○ Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    ○ Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    ○ Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    ○ Systemstudien von ADAS LVDS Übertragungsstrecken
+• Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+• EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+• Erstellung von Matlab, Python und IronPython Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+• Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+• Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+• Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+    ○ RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    ○ Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    ○ Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    ○ Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+• Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    ○ Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    ○ Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    ○ Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    ○ Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    ○ Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+• Agile Design mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+• Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+• Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+• Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+• Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+• Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    ○ Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    ○ Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+• Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+• Kooperationen und Zusammenarbeit mit externen Partnern:
+    ○ EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    ○ Leiterplattenherstellern
+    ○ Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    ○ Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    ○ Antennenhersteller Kathrein, Andrew und Huber & Suhner
+• _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+• Mitarbeit in den Normierungsgremien OIF und MIPI
+    ○ Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    ○ Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+• Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+• Evaluierung und Auswahl von HF Entwicklungssoftware 
+• Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+• _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+• Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    ○ Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    ○ Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+• 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    ○ Betreuung von Kooperationen mit zwei Universitäten
+    ○ Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+• 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+• Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+• Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+• Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    ○ Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+    ○ Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    ○ Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    ○ Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    ○ Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+• Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+• Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+• Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+• Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+Okt. 2025 — **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, TÜV-Zertifikat
+
+März 2001 — **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994 — **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986 — **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+
+---
+
+## Trainings
+
+Dez. 2016 — Ansys SIwave Training
+Juni 2016 — Keysight High Speed Digital class using ADS
+Jan. 2008 — Gustav Käser, „Management"
+Juni 2007 — Die Akademie, „Führung und Organisation 1"
+Apr. 2006 — Die Akademie, „Gedächtnis- und Konzentrationstraining"
+Mai 2000 — Seminar „Persönlichkeitsentwicklung im Team"
+
+---
+
+## Kenntnisse
+
+**KI:**
+• KI-Potenzialanalyse und KI-Strategieentwicklung
+• KI-Schulung
+• KI-Implementierung
+• Prompt Engineering, Context Engineering
+• LLM-Evaluierung
+• Multimodale KI (Text, Bild, Audio)
+• DSGVO-konforme KI-Anwendungen
+• Natural Language Processing (NLP)
+• Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+• KI Software
+    ○ Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+• Agentic AI, Coding AI Agent Umgebungen
+    ○ Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+• Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    ○ Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    ○ Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+• Retrieval Augmented Generation (RAG)
+    ○ Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    ○ Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+**Software Design:**
+• Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+• Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+• REST API Integration
+• Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+• C++, C, CAPL
+• Matlab
+• JavaScript
+• HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+• Konzepterstellung
+• Spezifikationserstellung
+• Systematische Fehleranalyse
+• Technologie-Evaluierung und -Auswahl
+• Machbarkeitsstudien
+• Technische Dokumentation
+• Projektmanagement
+
+**IT:**
+• MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+• MS Office / LibreOffice
+• MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+• Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+• NextCloud, n8n
+
+**Engineering Software:**
+• Vector CANalyzer, CANape, CANoe
+• Ansys Electronics Desktop, HFSS, Q3D, SIwave
+• Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+• CST
+
+**Messtechnik:**
+• Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+• S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+• Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+• Deutsch: Muttersprache
+• Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+• Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/output/Lebenslauf_Alt_Abschnitte.md

@@ -0,0 +1,234 @@
+## Zusammenfassung
+
+•	Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung
+•	Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011
+•	Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung
+•	War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten
+•	Hervorragende Kommunikations- und Präsentationsfähigkeiten
+•	Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte
+
+## Berufstätigkeit
+
+Seit Juli 2011 - Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+•	Design und Test Ingenieurdienstleistungen für die Elektronik Industrie
+o	Requirements Engineering und Erstellung von Spezifikationen
+o	Software Design
+o	Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz-technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen
+o	System Integration
+o	Test und Test Automatisierung von Software, Hardware und Subsystemen
+
+Nov. 2020 - Mai 2024, seit Aug. 2024	Consultant bei ASMPT, System Integration Abteilung R&D 38, München:
+•	Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
+o	UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP 
+o	Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)
+•	Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+o	Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+o	Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+o	Konfiguration der Embedded Linux Remote Control Units
+•	Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL)
+•	Entwicklung von C++, Python und CAPL Programmen
+o	Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+o	Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format
+o	Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+o	Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet
+o	Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark
+o	Zur Test-Automatisierung mit Python PyAutoGUI
+•	Evaluierung von Vector Informatik Ethernet Analysegeräten
+o	Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML
+o	Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+o	Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+•	Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+Aug. 2018 - Juli 2020	Consultant bei Magna Electronics Europe, München:
+•	Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren
+•	LIDAR Compute Module
+o	Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen
+o	Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+o	Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+o	Erstellung von Requirements für eine Diagnose Test Software
+•	Function Owner xDiagnostics
+o	Konzepterstellung der erweiterten Diagnose Test Software “xDiagnostics” für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+o	Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects
+o	Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+o	xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+
+Nov. 2014 - Juli 2018	Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+•	Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+o	Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew
+o	Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+o	Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+o	Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+o	Systemstudien von ADAS LVDS Übertragungsstrecken
+•	Simulationen und Optimierungen der Chip – PCB Übergänge von 77 GHz ADAS Radar MMICs
+•	EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+•	Erstellung von Matlab, Python und IronPython Programmen
+
+Apr. 2015 - Aug. 2015	Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm:
+•	Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+•	Automatisierung von HF-Tests mit Matlab und Ruby
+
+Sep. 2011 - Juli 2014	Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+•	Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+o	RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
+o	Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+o	Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+o	Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+•	Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+o	Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+o	Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM
+o	Berechnung von Systemreserven für LTE TX / WiFi RX Collocation 
+o	Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+o	Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+•	Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten
+•	Agile Design mit Scrum
+
+Juli 2011	Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm
+
+Juli 2006 - Juni 2011	Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm:
+•	Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+•	Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+•	Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+•	Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern
+•	Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration
+o	Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+o	Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System-schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces 
+•	Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS
+•	Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs
+•	Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR
+•	Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs
+•	Kooperationen und Zusammenarbeit mit externen Partnern:
+o	Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung
+o	Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen
+o	Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse
+o	Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten
+o	Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner
+Principal Member of Technical Staff
+
+Jan. 2003 - Juni 2006	Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf:
+•	Evaluierung und Auswahl von HF Entwicklungssoftware
+•	Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+o	Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs
+•	Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität 
+•	Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten
+o	Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators
+o	Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle
+o	Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum
+•	Mitarbeit in den Normierungsgremien OIF und MIPI
+o	Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+o	Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip 
+•	Senior Engineer
+•	Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls
+
+Dez. 2000 - Dez. 2002	Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin:
+•	Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben
+•	Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+o	Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+o	Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+•	10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul:
+o	Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel)
+o	Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+o	Optimierung von duobinären Übertragungssystemen
+•	3,1 Gb/s 8:32 CMOS Demultiplexer-IC:
+o	Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls
+o	Entwicklung der Teststrategie
+o	Entwurf von Leiterplatten für Test und Qualifikation
+•	HF-Leitungen für Mixed Signal CMOS-ICs:
+o	Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre
+o	Entwurf und messtechnische Auswertung eines Testchips
+
+Nov. 1998 - Nov. 2000	Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München:
+•	Entwicklung von HF Modulen für Mobilfunk und Daten-Transport:
+o	Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+o	Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+o	Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+ 
+Okt. 1994 - Okt. 1998	Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+•	Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema):
+o	Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL
+o	Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz
+o	Modellierung, Simulation, Layout und Messung von GaAs MMICs
+o	Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz
+•	Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+•	Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+Sep. 1992 - Aug. 1993	Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+•	Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+•	Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion
+
+Jan. 1990 - März 1992	Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+•	Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+## Ausbildung
+
+März 2001	Promotion "Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich",
+https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994	Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung)
+
+Juni 1986	Abitur am Oberstufenzentrum Elektrotechnik in Berlin
+
+## Trainings
+
+Sept. 2023	Neuester von mehreren Erste-Hilfe-Kursen
+Dez. 2016	Ansys SIwave Training
+Juni 2016	Keysight High Speed Digital class using ADS
+Juli 2011	Marketing Training
+Feb. 2011	Pulsonix Training
+Feb. 2011	HFSS Training
+Jan. 2008	Gustav Käser, “Management”
+Juni 2007	Die Akademie, “Führung und Organisation 1”
+Dez. 2006	Microsoft Project Schulung
+Apr. 2006	Die Akademie, “Gedächtnis- und Konzentrationstraining”
+Apr. 2001	Aplac basic course
+Mai 2000	Seminar "Persönlichkeitsentwicklung im Team"
+Nov. 1999	Seminar "ADS - RF & Microwave Circuit Designer Class"
+Feb. 1999	Seminar „Betriebswirtschaft für Ingenieure – Basis“
+1998, 1999	Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme
+
+## Kenntnisse
+
+Software Design:
+•	Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+•	Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
+•	C++, C, CAPL
+•	Matlab
+•	JavaScript
+•	Ruby
+•	Ada inklusive GUI-Programmierung mit GtkAda
+•	HTML, PHP, XML, JSON 
+•	AEL, Assembler, AutoHotKey, Basic, Pascal
+
+IT:
+•	MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen
+•	MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex
+•	MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase
+•	Jenkins, Bugzilla, Redmine, SpiraTeam
+•	Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container
+•	Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin)
+•	NextCloud, n8n, Paperless-NG
+•	Embedded Linux
+
+Engineering Software:
+•	Vector CANalyzer, CANape, CANoe
+•	Ansys Electronics Desktop, HFSS, Q3D, SIwave
+•	Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung
+•	CST, HSpice, Aplac
+•	MatLab, MathCAD, Mathematica
+•	Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix
+
+Messtechnik:
+•	Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+•	S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+•	Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz
+•	Amplituden- und Phasenrauschen
+•	HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW
+•	Bit Error Rate Test, Packet Success Rate
+•	WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse
+
+Fremdsprachen:
+•	Deutsch: Muttersprache
+•	Englisch: Fließend in Wort und Schrift
+
+Veröffentlichungen:
+•	Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung
+

artefakte/01-lebenslauf/output/Lebenslauf_Neu_Abschnitte.md

@@ -0,0 +1,235 @@
+## Zusammenfassung
+
+•	TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+•	Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+•	Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+•	Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+•	Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+•	Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+•	Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+## Projekte als freiberuflicher Consultant
+
+Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+•	KI-Potenzialanalyse-Workshops
+o	Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+o	Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+•	KI-Beratungen
+•	Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+•	KI-gestützte Dokumentationen und Illustrationen
+Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+•	KI-Workshop
+o	Überblick und Grundlagen Generativer KI
+o	Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+o	Identifizierung und Bewertung von System Integration KI Use-Cases
+•	ASMPT Tool „ArxmlGenerator”
+o	Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP”
+o	KI-gestützte Dokumentation der Transformationslogik
+o	Optimierungen und Bug Fixes
+•	Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+•	Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+•	Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+Sep. 2025 – Feb. 2026 — Projekt „Kischdle”, Geschäftskonzept von 2 potenziellen Gründern:
+•	On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+o	Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+o	Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+o	Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+o	Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+•	KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+o	Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+o	Hochladen der Druckdaten aus der Lumiz-Cloud
+o	Protokollierung der Vorgänge
+Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+•	Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+o	Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+•	Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP” zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+•	Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+o	Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+o	Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+o	Konfiguration der Embedded Linux Remote Control Units
+•	Entwicklung von C++, Python und CAPL Programmen
+o	Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+o	ASMPT Tool „ArxmlGenerator”: Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP” DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+o	Test-Automatisierungen mit Python PyAutoGUI
+o	Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+o	Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+•	Evaluierung von Vector Informatik Ethernet Analysegeräten
+o	Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+o	Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+o	Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+•	Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+•	LIDAR Compute Module
+o	Bring-Up Unterstützung, Labortests, Fehleranalyse
+o	Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+o	Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+o	Erstellung von Requirements für eine Diagnose Test Software
+•	Function Owner xDiagnostics
+o	Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics” für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+o	Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+o	Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+o	xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+•	Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+•	Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+o	Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+o	Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+o	Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+o	Systemstudien von ADAS LVDS Übertragungsstrecken
+•	Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+•	EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+•	Erstellung von Matlab, Python und IronPython Programmen
+Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+•	Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+•	Automatisierung von HF-Tests mit Matlab und Ruby
+Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+•	Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+o	RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+o	Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+o	Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+o	Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+•	Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+o	Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+o	Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+o	Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+o	Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+o	Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+•	Agile Design mit Scrum
+Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+## Berufliche Stationen vor der Selbständigkeit
+
+Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+•	Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+•	Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+•	Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+•	Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+•	Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+o	Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+o	Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+•	Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+•	Kooperationen und Zusammenarbeit mit externen Partnern:
+o	EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+o	Leiterplattenherstellern
+o	Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+o	Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+o	Antennenhersteller Kathrein, Andrew und Huber & Suhner
+•	(Ab Okt. 2009: Principal Member of Technical Staff)
+Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+•	Mitarbeit in den Normierungsgremien OIF und MIPI
+o	Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+o	Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+•	Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+•	Evaluierung und Auswahl von HF Entwicklungssoftware
+•	Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+•	(Ab April 2004: Senior Engineer)
+Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+•	Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+o	Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+o	Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+•	10 Gb/s und 40 Gb/s Faseroptische Systeme:
+o	Betreuung von Kooperationen mit zwei Universitäten
+o	Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+•	3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+•	Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+•	Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+•	Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+•	Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+o	Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+o	Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+o	Modellierung, Simulation, Layout und Messung von GaAs MMICs
+o	Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+o	Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+•	Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+•	Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+•	Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+•	Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+## Ausbildung
+
+Okt. 2025	Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, [Link zum Zertifikat (funktioniert nur im Browser)]
+
+März 2001	Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich”, [Dissertation]
+
+Okt. 1994	Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+Juni 1986	Abitur am Oberstufenzentrum Elektrotechnik in Berlin
+
+## Trainings
+
+Dez. 2016	Ansys SIwave Training
+Juni 2016	Keysight High Speed Digital class using ADS
+Jan. 2008	Gustav Käser, „Management”
+Juni 2007	Die Akademie, „Führung und Organisation 1”
+Apr. 2006	Die Akademie, „Gedächtnis- und Konzentrationstraining”
+Mai 2000	Seminar „Persönlichkeitsentwicklung im Team”
+
+## Kenntnisse
+
+KI:
+•	KI-Potenzialanalyse und KI-Strategieentwicklung
+•	KI-Schulung
+•	KI-Implementierung
+•	Prompt Engineering, Context Engineering
+•	Multimodale KI (Text, Bild, Audio)
+•	DSGVO-konforme KI-Anwendungen
+•	Natural Language Processing (NLP)
+•	Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+•	KI Software
+o	Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+•	Agentic AI, Coding AI Agent Umgebungen
+o	Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+•	Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
+o	Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+o	Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+•	Retrieval Augmented Generation (RAG)
+o	Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+o	Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+Software Design:
+•	Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+•	Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+•	REST API Integration
+•	Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+•	C++, C, CAPL
+•	Matlab
+•	JavaScript
+•	HTML, PHP, XML, JSON, Markdown
+
+Methodik:
+•	Konzepterstellung
+•	Spezifikationserstellung
+•	Systematische Fehleranalyse
+•	Technologie-Evaluierung und -Auswahl
+•	Machbarkeitsstudien
+•	Technische Dokumentation
+•	Projektmanagement
+
+IT:
+•	MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+•	MS Office / LibreOffice
+•	MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+•	Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+•	NextCloud, n8n
+
+Engineering Software:
+•	Vector CANalyzer, CANape, CANoe
+•	Ansys Electronics Desktop, HFSS, Q3D, SIwave
+•	Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+•	CST
+
+Messtechnik:
+•	Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+•	S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+•	Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+Fremdsprachen:
+•	Deutsch: Muttersprache
+•	Englisch: Fließend in Wort und Schrift
+Veröffentlichungen:
+
+•	Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/output/build.log

@@ -0,0 +1,26 @@
+===== Build gestartet: 2026-04-28 21:12:11 =====
+Source:       Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source\cv.md
+Template-TEX: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\template.tex
+Reference:    Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\reference.docx
+Output-Dir:   Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output
+
+--- Pandoc -> PDF (LuaLaTeX) ---
+Cmd: pandoc --from=markdown+smart --pdf-engine=lualatex --template=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\template.tex --lua-filter=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\build\header-image-wrap.lua --resource-path=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source --output=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.pdf Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source\cv.md
+PDF OK: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.pdf (447.5 KB)
+--- Pandoc -> DOCX ---
+Cmd: pandoc --from=markdown+smart --reference-doc=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\reference.docx --lua-filter=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\build\header-image-wrap.lua --resource-path=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source --output=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.docx Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source\cv.md
+DOCX OK: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.docx (379.9 KB)
+--- Post-Process DOCX ---
+[post-process-docx] Verarbeite: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.docx
+[post-process-docx]   Listen gefunden: 25
+[post-process-docx]   Bullets in Listen: 185
+[post-process-docx]   keepNext gesetzt: 87
+[post-process-docx]   Bullets in Tabellen uebersprungen: 6
+[post-process-docx]   H2-Headings gefunden: 6
+[post-process-docx]   H2-Trenn-Absaetze eingefuegt: 6
+[post-process-docx]   numbering.xml abstractNum-Eintraege: 2
+[post-process-docx]   numbering.xml lvls modifiziert: 18
+[post-process-docx]   Header-Tabelle H1 modifiziert: 1
+[post-process-docx]   Header-Tabelle Foto modifiziert: 1
+[post-process-docx] Fertig.
+===== Build beendet: 2026-04-28 21:12:16, Exit-Code 0 =====

artefakte/01-lebenslauf/output/cv-diff-report.md

@@ -0,0 +1,583 @@
+# CV-Diff: 2025-03-21 vs. aktueller Stand (S09)
+
+Inhaltlicher Vergleich nach Sektion. Vollstaendige Plain-Text- und Diff-Dateien liegen daneben:
+
+- cv-old-plain.txt -- alte Version (DOCX 2025-03-21, normalisiert)
+- cv-new-plain.txt -- neue Version (cv.md S09, normalisiert)
+- cv-diff-unified.txt -- kompletter Unified-Diff
+
+Hinweis: ALT 'Berufstaetigkeit' und NEU 'Projekte als freiberuflicher Consultant' werden hier
+als gleiche Sektion 'Berufliche Stationen' verglichen.
+
+---
+
+## Header
+
+```diff
+--- alt: Header
++++ neu: Header
+@@ -1,13 +1,6 @@
+ E-Mail: Thomas.Langer@destengs.com
+-
+-Mobil: +49 177 518 29 39
+-
+-Freelance.de: www.freelance.de/Freelancer/301931-Consultant
+-
+-LinkedIn: www.linkedin.com/in/thomas-langer-b9742a2
+-
+-Xing: www.xing.com/profile/Thomas_Langer28
+-
+-Website: www.DesTEngS.de
+-
+-Büroadresse: Biberger Straße 91, 82008 Unterhaching, Germany+Telefon: +49 89 413 27 59 20
++Freelance.de: Link zum Profil
++Website: destengs.de
++LinkedIn: Link zum Profil
++Büroadresse: Biberger Straße 91, 82008 Unterhaching
+```
+
+---
+
+## Zusammenfassung
+
+```diff
+--- alt: Zusammenfassung
++++ neu: Zusammenfassung
+@@ -1,11 +1,7 @@
+-Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung
+-
+-Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011
+-
+-Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung
+-
+-War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten
+-
+-Hervorragende Kommunikations- und Präsentationsfähigkeiten
+-
+-Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte+TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
++Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
++Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
++Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
++Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
++Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
++Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+```
+
+---
+
+## Berufliche Stationen
+
+```diff
+--- alt: Berufliche Stationen
++++ neu: Berufliche Stationen
+@@ -1,197 +1,168 @@
+-Seit Juli 2011
+-Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+-Design und Test Ingenieurdienstleistungen für die Elektronik Industrie
+-Requirements Engineering und Erstellung von Spezifikationen
+-Software Design
+-Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz­technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen
+-System Integration
+-Test und Test Automatisierung von Software, Hardware und Subsystemen
++Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+ 
+-Nov. 2020 bis
+-Consultant bei ASMPT, System Integration Abteilung R&D 38, München:
+-Mai 2024, seit
+-Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
+-Aug. 2024
+-UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP
+-Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)
++KI-Potenzialanalyse-Workshops
++- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
++- Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
++KI-Beratungen
++Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
++KI-gestützte Dokumentationen und Illustrationen
++
++Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
++
++KI-Workshop
++- Überblick und Grundlagen Generativer KI
++- Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
++- Identifizierung und Bewertung von System Integration KI Use-Cases
++ASMPT Tool „ArxmlGenerator"
++- Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
++- KI-gestützte Dokumentation der Transformationslogik
++- Optimierungen und Bug Fixes
++Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
++Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
++Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
++
++Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
++
++On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
++- Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
++- Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
++- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
++- Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
++
++Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
++
++KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
++- Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
++- Hochladen der Druckdaten aus der Lumiz-Cloud
++- Protokollierung der Vorgänge
++
++Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
++
++Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
++- Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
++Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+ Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+-Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+-Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+-Konfiguration der Embedded Linux Remote Control Units
+-Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL)
++- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
++- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
++- Konfiguration der Embedded Linux Remote Control Units
+ Entwicklung von C++, Python und CAPL Programmen
+-Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+-Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format
+-Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+-Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet
+-Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark
+-Zur Test-Automatisierung mit Python PyAutoGUI
++- Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
++- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
++- Test-Automatisierungen mit Python PyAutoGUI
++- Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
++- Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+ Evaluierung von Vector Informatik Ethernet Analysegeräten
+-Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML
+-Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+-Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+-```{=html}
+-<!-- -->
+-```
++- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
++- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
++- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+ Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+ 
+-Aug. 2018 bis
+-Consultant bei Magna Electronics Europe, München:
+-Juli 2020
+-Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren
+-Mai 2019
++Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
++
+ LIDAR Compute Module
+-Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen
+-Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+-Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+-Erstellung von Requirements für eine Diagnose Test Software
++- Bring-Up Unterstützung, Labortests, Fehleranalyse
++- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
++- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
++- Erstellung von Requirements für eine Diagnose Test Software
+ Function Owner xDiagnostics
+-Konzepterstellung der erweiterten Diagnose Test Software "xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+-Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects
+-Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+-xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
++- Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
++- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
++- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
++- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
++Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+ 
+-Nov. 2014
+-Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+-bis
++Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
++
+ Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+-Juli 2018
+-Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew
+-Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+-Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+-Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+-Systemstudien von ADAS LVDS Übertragungsstrecken
+-Simulationen und Optimierungen der Chip -- PCB Übergänge von 77 GHz ADAS Radar MMICs
++- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
++- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
++- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
++- Systemstudien von ADAS LVDS Übertragungsstrecken
++Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+ EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+ Erstellung von Matlab, Python und IronPython Programmen
+ 
+-Apr. 2015 bis
+-Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm:
+-Aug. 2015
++Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
++
+ Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+ Automatisierung von HF-Tests mit Matlab und Ruby
+ 
+-Sep. 2011
+-Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+-bis
+-Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+-Juli 2014
+-RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
+-Aug. 2012
+-Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+-Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+-Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
++Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
++
++Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
++- RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
++- Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
++- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
++- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+ Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+-Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+-Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM
+-Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+-Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+-Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+-Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten
++- Aufbau von SISO und MIMO Evaluierungs-Messplätzen
++- Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
++- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
++- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
++- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+ Agile Design mit Scrum
+ 
+-Juli 2011   Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm
++Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+ 
+-Juli 2006
+-Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm:
+-bis
++Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
++
+ Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+-Juni 2011
+ Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+-Okt. 2009
+-Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+-Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern
+-Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration
+-Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+-Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System­schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces
+-Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS
+-Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs
+-Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR
+-Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs
++Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
++Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
++Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
++- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
++- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
++Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+ Kooperationen und Zusammenarbeit mit externen Partnern:
+-Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung
+-Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen
+-Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse
+-Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten
+-Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner
+-Principal Member of Technical Staff
++- EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
++- Leiterplattenherstellern
++- Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
++- Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
++- Antennenhersteller Kathrein, Andrew und Huber & Suhner
++(Ab Okt. 2009: Principal Member of Technical Staff)
+ 
+-**\
+-**
++Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+ 
+-Jan. 2003
+-Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf:
+-bis
++Mitarbeit in den Normierungsgremien OIF und MIPI
++- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
++- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
++Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+ Evaluierung und Auswahl von HF Entwicklungssoftware
+-Juni 2006
+-Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+-April 2004
+-Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs
+-Okt. 2004
+-Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität
+-Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten
+-Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators
+-Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle
+-Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum
+-Mitarbeit in den Normierungsgremien OIF und MIPI
+-Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+-Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip
+-Senior Engineer
+-Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls
++Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
++(Ab April 2004: Senior Engineer)
+ 
+-Dez. 2000
+-Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin:
+-bis
+-Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben
+-Dez. 2002
+-Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+-Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+-Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+-10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul:
+-Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel)
+-Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+-Optimierung von duobinären Übertragungssystemen
+-3,1 Gb/s 8:32 CMOS Demultiplexer-IC:
+-Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls
+-Entwicklung der Teststrategie
+-Entwurf von Leiterplatten für Test und Qualifikation
+-HF-Leitungen für Mixed Signal CMOS-ICs:
+-Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre
+-Entwurf und messtechnische Auswertung eines Testchips
++Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+ 
+-Nov. 1998
+-Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München:
+-bis
+-Entwicklung von HF Modulen für Mobilfunk und Daten-Transport:
+-Nov. 2000
+-Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+-Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+-Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
++Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
++- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
++- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
++10 Gb/s und 40 Gb/s Faseroptische Systeme:
++- Betreuung von Kooperationen mit zwei Universitäten
++- Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
++3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+ 
+-**\
+-**
++Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+ 
+-Okt. 1994
+-Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+-bis
+-Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema):
+-Okt. 1998
+-Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL
+-Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz
+-Modellierung, Simulation, Layout und Messung von GaAs MMICs
+-Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz
+-Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+-Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz
++Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
++Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
++Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+ 
+-Sep. 1992
+-Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+-bis
++Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
++
++Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
++- Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
++- Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
++- Modellierung, Simulation, Layout und Messung von GaAs MMICs
++- Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
++- Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
++Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
++Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
++
++Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
++
+ Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+-Aug. 1993
+-Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion
+ 
+-Jan. 1990
+-Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+-bis
+-Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz -- 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+-März 1992+Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
++
++Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+```
+
+---
+
+## Kenntnisse
+
+```diff
+--- alt: Kenntnisse
++++ neu: Kenntnisse
+@@ -1,41 +1,71 @@
+-Software Design
++KI:
++
++KI-Potenzialanalyse und KI-Strategieentwicklung
++KI-Schulung
++KI-Implementierung
++Prompt Engineering, Context Engineering
++Multimodale KI (Text, Bild, Audio)
++DSGVO-konforme KI-Anwendungen
++Natural Language Processing (NLP)
++Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
++KI Software
++- Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
++Agentic AI, Coding AI Agent Umgebungen
++- Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
++Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
++- Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
++- Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
++Retrieval Augmented Generation (RAG)
++- Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
++- Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
++
++Software Design:
++
+ Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+-Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
++Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
++REST API Integration
++Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+ C++, C, CAPL
+ Matlab
+ JavaScript
+-Ruby
+-Ada inklusive GUI-Programmierung mit GtkAda
+-HTML, PHP, XML, JSON
+-AEL, Assembler, AutoHotKey, Basic, Pascal
++HTML, PHP, XML, JSON, Markdown
+ 
+-IT
+-MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen
+-MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex
+-MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase
+-Jenkins, Bugzilla, Redmine, SpiraTeam
+-Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container
+-Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin)
+-NextCloud, n8n, Paperless-NG
+-Embedded Linux
++Methodik:
+ 
+-Engineering Software
++Konzepterstellung
++Spezifikationserstellung
++Systematische Fehleranalyse
++Technologie-Evaluierung und -Auswahl
++Machbarkeitsstudien
++Technische Dokumentation
++Projektmanagement
++
++IT:
++
++MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
++MS Office / LibreOffice
++MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
++Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
++NextCloud, n8n
++
++Engineering Software:
++
+ Vector CANalyzer, CANape, CANoe
+ Ansys Electronics Desktop, HFSS, Q3D, SIwave
+-Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung
+-CST, HSpice, Aplac
+-MatLab, MathCAD, Mathematica
+-Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix
++Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
++CST
+ 
+-Messtechnik
++Messtechnik:
++
+ Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+-S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+-Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz
+-Amplituden- und Phasenrauschen
+-HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW
+-Bit Error Rate Test, Packet Success Rate
+-WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse
++S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
++Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+ 
+-Fremdsprachen
++Fremdsprachen:
++
+ Deutsch: Muttersprache
+-Englisch: Fließend in Wort und Schrift+Englisch: Fließend in Wort und Schrift
++
++Veröffentlichungen:
++
++Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung
+```
+
+---
+
+## Trainings
+
+```diff
+--- alt: Trainings
++++ neu: Trainings
+@@ -1,15 +1,11 @@
+-Sept. 2023   Neuester von mehreren Erste-Hilfe-Kursen
+-Dez. 2016    Ansys SIwave Training
+-Juni 2016    Keysight High Speed Digital class using ADS
+-Juli 2011    Marketing Training
+-Feb. 2011    Pulsonix Training
+-Feb. 2011    HFSS Training
+-Jan. 2008    Gustav Käser, "Management"
+-Juni 2007    Die Akademie, "Führung und Organisation 1"
+-Dez. 2006    Microsoft Project Schulung
+-Apr. 2006    Die Akademie, "Gedächtnis- und Konzentrationstraining"
+-Apr. 2001    Aplac basic course
+-Mai 2000     Seminar \"Persönlichkeitsentwicklung im Team\"
+-Nov. 1999    Seminar \"ADS - RF & Microwave Circuit Designer Class\"
+-Feb. 1999    Seminar „Betriebswirtschaft für Ingenieure -- Basis"
+-1998, 1999   Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme+Dez. 2016   Ansys SIwave Training
++
++Juni 2016   Keysight High Speed Digital class using ADS
++
++Jan. 2008   Gustav Käser, „Management"
++
++Juni 2007   Die Akademie, „Führung und Organisation 1"
++
++Apr. 2006   Die Akademie, „Gedächtnis- und Konzentrationstraining"
++
++Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
+```
+
+---
+
+## Ausbildung
+
+```diff
+--- alt: Ausbildung
++++ neu: Ausbildung
+@@ -1,10 +1,7 @@
+-März 2001
+-> Promotion \"Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich\",
+->
+-> https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
++Okt. 2025   Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, Link zum Zertifikat (funktioniert nur im Browser)
+ 
+-Okt. 1994
+-> Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung)
++März 2001   Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", Dissertation
+ 
+-Juni 1986
+-> Abitur am Oberstufenzentrum Elektrotechnik in Berlin+Okt. 1994   Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
++
++Juni 1986   Abitur am Oberstufenzentrum Elektrotechnik in Berlin
+```
+
+---
+
+## Veroeffentlichungen
+
+**KOMPLETT ENTFERNT** in der neuen Version. Alter Inhalt:
+
+```
+Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung
+```

artefakte/01-lebenslauf/output/cv-diff-unified.txt

@@ -0,0 +1,551 @@
+--- ALT (Lebenslauf_Thomas_Langer_2025-03-21.docx)
++++ NEU (source/cv.md, S09 Stand)
+@@ -1,305 +1,289 @@
++Lebenslauf Dr.-Ing. Thomas Langer
++Kontaktdaten
+ E-Mail: Thomas.Langer@destengs.com
+-
+-Mobil: +49 177 518 29 39
+-
+-Freelance.de: www.freelance.de/Freelancer/301931-Consultant
+-
+-LinkedIn: www.linkedin.com/in/thomas-langer-b9742a2
+-
+-Xing: www.xing.com/profile/Thomas_Langer28
+-
+-Website: www.DesTEngS.de
+-
+-Büroadresse: Biberger Straße 91, 82008 Unterhaching, Germany
++Telefon: +49 89 413 27 59 20
++Freelance.de: Link zum Profil
++Website: destengs.de
++LinkedIn: Link zum Profil
++Büroadresse: Biberger Straße 91, 82008 Unterhaching
+ 
+ Zusammenfassung
+ 
+-Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung
+-
+-Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011
+-
+-Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung
+-
+-War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten
+-
+-Hervorragende Kommunikations- und Präsentationsfähigkeiten
+-
+-Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte
+-
+-Berufstätigkeit
+-
+-Seit Juli 2011
+-Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+-Design und Test Ingenieurdienstleistungen für die Elektronik Industrie
+-Requirements Engineering und Erstellung von Spezifikationen
+-Software Design
+-Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz­technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen
+-System Integration
+-Test und Test Automatisierung von Software, Hardware und Subsystemen
+-
+-Nov. 2020 bis
+-Consultant bei ASMPT, System Integration Abteilung R&D 38, München:
+-Mai 2024, seit
+-Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
+-Aug. 2024
+-UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP
+-Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)
++TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
++Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
++Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
++Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
++Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
++Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
++Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
++
++Projekte als freiberuflicher Consultant
++
++Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
++
++KI-Potenzialanalyse-Workshops
++- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
++- Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
++KI-Beratungen
++Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
++KI-gestützte Dokumentationen und Illustrationen
++
++Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
++
++KI-Workshop
++- Überblick und Grundlagen Generativer KI
++- Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
++- Identifizierung und Bewertung von System Integration KI Use-Cases
++ASMPT Tool „ArxmlGenerator"
++- Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
++- KI-gestützte Dokumentation der Transformationslogik
++- Optimierungen und Bug Fixes
++Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
++Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
++Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
++
++Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
++
++On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
++- Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
++- Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
++- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
++- Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
++
++Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
++
++KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
++- Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
++- Hochladen der Druckdaten aus der Lumiz-Cloud
++- Protokollierung der Vorgänge
++
++Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
++
++Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
++- Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
++Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+ Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+-Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+-Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+-Konfiguration der Embedded Linux Remote Control Units
+-Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL)
++- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
++- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
++- Konfiguration der Embedded Linux Remote Control Units
+ Entwicklung von C++, Python und CAPL Programmen
+-Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+-Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format
+-Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+-Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet
+-Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark
+-Zur Test-Automatisierung mit Python PyAutoGUI
++- Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
++- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
++- Test-Automatisierungen mit Python PyAutoGUI
++- Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
++- Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+ Evaluierung von Vector Informatik Ethernet Analysegeräten
+-Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML
+-Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+-Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+-```{=html}
+-<!-- -->
+-```
++- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
++- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
++- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+ Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+ 
+-Aug. 2018 bis
+-Consultant bei Magna Electronics Europe, München:
+-Juli 2020
+-Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren
+-Mai 2019
++Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
++
+ LIDAR Compute Module
+-Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen
+-Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+-Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+-Erstellung von Requirements für eine Diagnose Test Software
++- Bring-Up Unterstützung, Labortests, Fehleranalyse
++- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
++- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
++- Erstellung von Requirements für eine Diagnose Test Software
+ Function Owner xDiagnostics
+-Konzepterstellung der erweiterten Diagnose Test Software "xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+-Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects
+-Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+-xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+-
+-Nov. 2014
+-Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+-bis
++- Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
++- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
++- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
++- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
++Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
++
++Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
++
+ Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+-Juli 2018
+-Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew
+-Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+-Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+-Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+-Systemstudien von ADAS LVDS Übertragungsstrecken
+-Simulationen und Optimierungen der Chip -- PCB Übergänge von 77 GHz ADAS Radar MMICs
++- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
++- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
++- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
++- Systemstudien von ADAS LVDS Übertragungsstrecken
++Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+ EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+ Erstellung von Matlab, Python und IronPython Programmen
+ 
+-Apr. 2015 bis
+-Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm:
+-Aug. 2015
++Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
++
+ Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+ Automatisierung von HF-Tests mit Matlab und Ruby
+ 
+-Sep. 2011
+-Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+-bis
+-Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+-Juli 2014
+-RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
+-Aug. 2012
+-Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+-Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+-Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
++Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
++
++Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
++- RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
++- Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
++- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
++- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+ Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+-Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+-Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM
+-Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+-Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+-Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+-Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten
++- Aufbau von SISO und MIMO Evaluierungs-Messplätzen
++- Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
++- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
++- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
++- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+ Agile Design mit Scrum
+ 
+-Juli 2011   Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm
+-
+-Juli 2006
+-Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm:
+-bis
++Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
++
++Berufliche Stationen vor der Selbständigkeit
++
++Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
++
+ Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+-Juni 2011
+ Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+-Okt. 2009
+-Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+-Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern
+-Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration
+-Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+-Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System­schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces
+-Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS
+-Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs
+-Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR
+-Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs
++Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
++Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
++Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
++- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
++- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
++Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+ Kooperationen und Zusammenarbeit mit externen Partnern:
+-Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung
+-Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen
+-Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse
+-Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten
+-Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner
+-Principal Member of Technical Staff
+-
+-**\
+-**
+-
+-Jan. 2003
+-Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf:
+-bis
++- EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
++- Leiterplattenherstellern
++- Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
++- Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
++- Antennenhersteller Kathrein, Andrew und Huber & Suhner
++(Ab Okt. 2009: Principal Member of Technical Staff)
++
++Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
++
++Mitarbeit in den Normierungsgremien OIF und MIPI
++- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
++- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
++Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+ Evaluierung und Auswahl von HF Entwicklungssoftware
+-Juni 2006
+-Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+-April 2004
+-Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs
+-Okt. 2004
+-Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität
+-Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten
+-Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators
+-Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle
+-Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum
+-Mitarbeit in den Normierungsgremien OIF und MIPI
+-Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+-Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip
+-Senior Engineer
+-Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls
+-
+-Dez. 2000
+-Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin:
+-bis
+-Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben
+-Dez. 2002
+-Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+-Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+-Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+-10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul:
+-Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel)
+-Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+-Optimierung von duobinären Übertragungssystemen
+-3,1 Gb/s 8:32 CMOS Demultiplexer-IC:
+-Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls
+-Entwicklung der Teststrategie
+-Entwurf von Leiterplatten für Test und Qualifikation
+-HF-Leitungen für Mixed Signal CMOS-ICs:
+-Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre
+-Entwurf und messtechnische Auswertung eines Testchips
+-
+-Nov. 1998
+-Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München:
+-bis
+-Entwicklung von HF Modulen für Mobilfunk und Daten-Transport:
+-Nov. 2000
+-Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+-Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+-Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+-
+-**\
+-**
+-
+-Okt. 1994
+-Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+-bis
+-Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema):
+-Okt. 1998
+-Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL
+-Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz
+-Modellierung, Simulation, Layout und Messung von GaAs MMICs
+-Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz
+-Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+-Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz
+-
+-Sep. 1992
+-Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+-bis
++Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
++(Ab April 2004: Senior Engineer)
++
++Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
++
++Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
++- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
++- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
++10 Gb/s und 40 Gb/s Faseroptische Systeme:
++- Betreuung von Kooperationen mit zwei Universitäten
++- Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
++3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
++
++Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
++
++Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
++Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
++Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
++
++Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
++
++Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
++- Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
++- Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
++- Modellierung, Simulation, Layout und Messung von GaAs MMICs
++- Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
++- Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
++Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
++Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
++
++Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
++
+ Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+-Aug. 1993
+-Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion
+-
+-Jan. 1990
+-Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+-bis
+-Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz -- 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+-März 1992
++
++Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
++
++Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+ 
+ Ausbildung
+ 
+-März 2001
+-> Promotion \"Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich\",
+->
+-> https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+-
+-Okt. 1994
+-> Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung)
+-
+-Juni 1986
+-> Abitur am Oberstufenzentrum Elektrotechnik in Berlin
++Okt. 2025   Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, Link zum Zertifikat (funktioniert nur im Browser)
++
++März 2001   Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", Dissertation
++
++Okt. 1994   Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
++
++Juni 1986   Abitur am Oberstufenzentrum Elektrotechnik in Berlin
+ 
+ Trainings
+ 
+-Sept. 2023   Neuester von mehreren Erste-Hilfe-Kursen
+-Dez. 2016    Ansys SIwave Training
+-Juni 2016    Keysight High Speed Digital class using ADS
+-Juli 2011    Marketing Training
+-Feb. 2011    Pulsonix Training
+-Feb. 2011    HFSS Training
+-Jan. 2008    Gustav Käser, "Management"
+-Juni 2007    Die Akademie, "Führung und Organisation 1"
+-Dez. 2006    Microsoft Project Schulung
+-Apr. 2006    Die Akademie, "Gedächtnis- und Konzentrationstraining"
+-Apr. 2001    Aplac basic course
+-Mai 2000     Seminar \"Persönlichkeitsentwicklung im Team\"
+-Nov. 1999    Seminar \"ADS - RF & Microwave Circuit Designer Class\"
+-Feb. 1999    Seminar „Betriebswirtschaft für Ingenieure -- Basis"
+-1998, 1999   Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme
++Dez. 2016   Ansys SIwave Training
++
++Juni 2016   Keysight High Speed Digital class using ADS
++
++Jan. 2008   Gustav Käser, „Management"
++
++Juni 2007   Die Akademie, „Führung und Organisation 1"
++
++Apr. 2006   Die Akademie, „Gedächtnis- und Konzentrationstraining"
++
++Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
+ 
+ Kenntnisse
+ 
+-Software Design
++KI:
++
++KI-Potenzialanalyse und KI-Strategieentwicklung
++KI-Schulung
++KI-Implementierung
++Prompt Engineering, Context Engineering
++Multimodale KI (Text, Bild, Audio)
++DSGVO-konforme KI-Anwendungen
++Natural Language Processing (NLP)
++Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
++KI Software
++- Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
++Agentic AI, Coding AI Agent Umgebungen
++- Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
++Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
++- Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
++- Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
++Retrieval Augmented Generation (RAG)
++- Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
++- Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
++
++Software Design:
++
+ Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+-Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
++Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
++REST API Integration
++Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+ C++, C, CAPL
+ Matlab
+ JavaScript
+-Ruby
+-Ada inklusive GUI-Programmierung mit GtkAda
+-HTML, PHP, XML, JSON
+-AEL, Assembler, AutoHotKey, Basic, Pascal
+-
+-IT
+-MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen
+-MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex
+-MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase
+-Jenkins, Bugzilla, Redmine, SpiraTeam
+-Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container
+-Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin)
+-NextCloud, n8n, Paperless-NG
+-Embedded Linux
+-
+-Engineering Software
++HTML, PHP, XML, JSON, Markdown
++
++Methodik:
++
++Konzepterstellung
++Spezifikationserstellung
++Systematische Fehleranalyse
++Technologie-Evaluierung und -Auswahl
++Machbarkeitsstudien
++Technische Dokumentation
++Projektmanagement
++
++IT:
++
++MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
++MS Office / LibreOffice
++MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
++Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
++NextCloud, n8n
++
++Engineering Software:
++
+ Vector CANalyzer, CANape, CANoe
+ Ansys Electronics Desktop, HFSS, Q3D, SIwave
+-Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung
+-CST, HSpice, Aplac
+-MatLab, MathCAD, Mathematica
+-Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix
+-
+-Messtechnik
++Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
++CST
++
++Messtechnik:
++
+ Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+-S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+-Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz
+-Amplituden- und Phasenrauschen
+-HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW
+-Bit Error Rate Test, Packet Success Rate
+-WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse
+-
+-Fremdsprachen
++S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
++Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
++
++Fremdsprachen:
++
+ Deutsch: Muttersprache
+ Englisch: Fließend in Wort und Schrift
+ 
+-Veröffentlichungen
++Veröffentlichungen:
++
+ Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/output/cv-new-plain.txt

@@ -0,0 +1,289 @@
+Lebenslauf Dr.-Ing. Thomas Langer
+Kontaktdaten
+E-Mail: Thomas.Langer@destengs.com
+Telefon: +49 89 413 27 59 20
+Freelance.de: Link zum Profil
+Website: destengs.de
+LinkedIn: Link zum Profil
+Büroadresse: Biberger Straße 91, 82008 Unterhaching
+
+Zusammenfassung
+
+TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+Projekte als freiberuflicher Consultant
+
+Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+KI-Potenzialanalyse-Workshops
+- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+- Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+KI-Beratungen
+Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+KI-gestützte Dokumentationen und Illustrationen
+
+Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+KI-Workshop
+- Überblick und Grundlagen Generativer KI
+- Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+- Identifizierung und Bewertung von System Integration KI Use-Cases
+ASMPT Tool „ArxmlGenerator"
+- Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+- KI-gestützte Dokumentation der Transformationslogik
+- Optimierungen und Bug Fixes
+Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+- Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+- Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+- Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+- Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+- Hochladen der Druckdaten aus der Lumiz-Cloud
+- Protokollierung der Vorgänge
+
+Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+- Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+- Konfiguration der Embedded Linux Remote Control Units
+Entwicklung von C++, Python und CAPL Programmen
+- Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+- Test-Automatisierungen mit Python PyAutoGUI
+- Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+- Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+Evaluierung von Vector Informatik Ethernet Analysegeräten
+- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+LIDAR Compute Module
+- Bring-Up Unterstützung, Labortests, Fehleranalyse
+- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+- Erstellung von Requirements für eine Diagnose Test Software
+Function Owner xDiagnostics
+- Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+- Systemstudien von ADAS LVDS Übertragungsstrecken
+Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+Erstellung von Matlab, Python und IronPython Programmen
+
+Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+Automatisierung von HF-Tests mit Matlab und Ruby
+
+Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+- RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+- Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+- Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+- Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+Agile Design mit Scrum
+
+Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+Berufliche Stationen vor der Selbständigkeit
+
+Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+Kooperationen und Zusammenarbeit mit externen Partnern:
+- EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+- Leiterplattenherstellern
+- Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+- Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+- Antennenhersteller Kathrein, Andrew und Huber & Suhner
+(Ab Okt. 2009: Principal Member of Technical Staff)
+
+Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+Mitarbeit in den Normierungsgremien OIF und MIPI
+- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+Evaluierung und Auswahl von HF Entwicklungssoftware
+Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+(Ab April 2004: Senior Engineer)
+
+Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+10 Gb/s und 40 Gb/s Faseroptische Systeme:
+- Betreuung von Kooperationen mit zwei Universitäten
+- Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+- Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
+- Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+- Modellierung, Simulation, Layout und Messung von GaAs MMICs
+- Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+- Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+Ausbildung
+
+Okt. 2025   Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, Link zum Zertifikat (funktioniert nur im Browser)
+
+März 2001   Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", Dissertation
+
+Okt. 1994   Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986   Abitur am Oberstufenzentrum Elektrotechnik in Berlin
+
+Trainings
+
+Dez. 2016   Ansys SIwave Training
+
+Juni 2016   Keysight High Speed Digital class using ADS
+
+Jan. 2008   Gustav Käser, „Management"
+
+Juni 2007   Die Akademie, „Führung und Organisation 1"
+
+Apr. 2006   Die Akademie, „Gedächtnis- und Konzentrationstraining"
+
+Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
+
+Kenntnisse
+
+KI:
+
+KI-Potenzialanalyse und KI-Strategieentwicklung
+KI-Schulung
+KI-Implementierung
+Prompt Engineering, Context Engineering
+Multimodale KI (Text, Bild, Audio)
+DSGVO-konforme KI-Anwendungen
+Natural Language Processing (NLP)
+Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+KI Software
+- Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
+Agentic AI, Coding AI Agent Umgebungen
+- Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
+- Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+- Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+Retrieval Augmented Generation (RAG)
+- Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+- Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+
+Software Design:
+
+Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+REST API Integration
+Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+C++, C, CAPL
+Matlab
+JavaScript
+HTML, PHP, XML, JSON, Markdown
+
+Methodik:
+
+Konzepterstellung
+Spezifikationserstellung
+Systematische Fehleranalyse
+Technologie-Evaluierung und -Auswahl
+Machbarkeitsstudien
+Technische Dokumentation
+Projektmanagement
+
+IT:
+
+MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+MS Office / LibreOffice
+MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+NextCloud, n8n
+
+Engineering Software:
+
+Vector CANalyzer, CANape, CANoe
+Ansys Electronics Desktop, HFSS, Q3D, SIwave
+Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+CST
+
+Messtechnik:
+
+Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+
+Fremdsprachen:
+
+Deutsch: Muttersprache
+Englisch: Fließend in Wort und Schrift
+
+Veröffentlichungen:
+
+Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/output/cv-old-plain.txt

@@ -0,0 +1,305 @@
+E-Mail: Thomas.Langer@destengs.com
+
+Mobil: +49 177 518 29 39
+
+Freelance.de: www.freelance.de/Freelancer/301931-Consultant
+
+LinkedIn: www.linkedin.com/in/thomas-langer-b9742a2
+
+Xing: www.xing.com/profile/Thomas_Langer28
+
+Website: www.DesTEngS.de
+
+Büroadresse: Biberger Straße 91, 82008 Unterhaching, Germany
+
+Zusammenfassung
+
+Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung
+
+Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011
+
+Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung
+
+War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten
+
+Hervorragende Kommunikations- und Präsentationsfähigkeiten
+
+Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte
+
+Berufstätigkeit
+
+Seit Juli 2011
+Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+Design und Test Ingenieurdienstleistungen für die Elektronik Industrie
+Requirements Engineering und Erstellung von Spezifikationen
+Software Design
+Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz­technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen
+System Integration
+Test und Test Automatisierung von Software, Hardware und Subsystemen
+
+Nov. 2020 bis
+Consultant bei ASMPT, System Integration Abteilung R&D 38, München:
+Mai 2024, seit
+Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
+Aug. 2024
+UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP
+Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)
+Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+Konfiguration der Embedded Linux Remote Control Units
+Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL)
+Entwicklung von C++, Python und CAPL Programmen
+Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format
+Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet
+Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark
+Zur Test-Automatisierung mit Python PyAutoGUI
+Evaluierung von Vector Informatik Ethernet Analysegeräten
+Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML
+Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+```{=html}
+<!-- -->
+```
+Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+Aug. 2018 bis
+Consultant bei Magna Electronics Europe, München:
+Juli 2020
+Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren
+Mai 2019
+LIDAR Compute Module
+Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen
+Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+Erstellung von Requirements für eine Diagnose Test Software
+Function Owner xDiagnostics
+Konzepterstellung der erweiterten Diagnose Test Software "xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects
+Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+
+Nov. 2014
+Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+bis
+Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+Juli 2018
+Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew
+Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+Systemstudien von ADAS LVDS Übertragungsstrecken
+Simulationen und Optimierungen der Chip -- PCB Übergänge von 77 GHz ADAS Radar MMICs
+EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+Erstellung von Matlab, Python und IronPython Programmen
+
+Apr. 2015 bis
+Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm:
+Aug. 2015
+Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+Automatisierung von HF-Tests mit Matlab und Ruby
+
+Sep. 2011
+Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+bis
+Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
+Juli 2014
+RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
+Aug. 2012
+Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM
+Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten
+Agile Design mit Scrum
+
+Juli 2011   Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm
+
+Juli 2006
+Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm:
+bis
+Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+Juni 2011
+Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+Okt. 2009
+Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern
+Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration
+Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System­schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces
+Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS
+Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs
+Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR
+Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs
+Kooperationen und Zusammenarbeit mit externen Partnern:
+Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung
+Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen
+Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse
+Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten
+Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner
+Principal Member of Technical Staff
+
+**\
+**
+
+Jan. 2003
+Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf:
+bis
+Evaluierung und Auswahl von HF Entwicklungssoftware
+Juni 2006
+Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+April 2004
+Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs
+Okt. 2004
+Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität
+Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten
+Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators
+Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle
+Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum
+Mitarbeit in den Normierungsgremien OIF und MIPI
+Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip
+Senior Engineer
+Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls
+
+Dez. 2000
+Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin:
+bis
+Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben
+Dez. 2002
+Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul:
+Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel)
+Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+Optimierung von duobinären Übertragungssystemen
+3,1 Gb/s 8:32 CMOS Demultiplexer-IC:
+Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls
+Entwicklung der Teststrategie
+Entwurf von Leiterplatten für Test und Qualifikation
+HF-Leitungen für Mixed Signal CMOS-ICs:
+Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre
+Entwurf und messtechnische Auswertung eines Testchips
+
+Nov. 1998
+Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München:
+bis
+Entwicklung von HF Modulen für Mobilfunk und Daten-Transport:
+Nov. 2000
+Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+
+**\
+**
+
+Okt. 1994
+Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+bis
+Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema):
+Okt. 1998
+Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL
+Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz
+Modellierung, Simulation, Layout und Messung von GaAs MMICs
+Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz
+Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz
+
+Sep. 1992
+Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+bis
+Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+Aug. 1993
+Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion
+
+Jan. 1990
+Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+bis
+Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz -- 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+März 1992
+
+Ausbildung
+
+März 2001
+> Promotion \"Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich\",
+>
+> https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf
+
+Okt. 1994
+> Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung)
+
+Juni 1986
+> Abitur am Oberstufenzentrum Elektrotechnik in Berlin
+
+Trainings
+
+Sept. 2023   Neuester von mehreren Erste-Hilfe-Kursen
+Dez. 2016    Ansys SIwave Training
+Juni 2016    Keysight High Speed Digital class using ADS
+Juli 2011    Marketing Training
+Feb. 2011    Pulsonix Training
+Feb. 2011    HFSS Training
+Jan. 2008    Gustav Käser, "Management"
+Juni 2007    Die Akademie, "Führung und Organisation 1"
+Dez. 2006    Microsoft Project Schulung
+Apr. 2006    Die Akademie, "Gedächtnis- und Konzentrationstraining"
+Apr. 2001    Aplac basic course
+Mai 2000     Seminar \"Persönlichkeitsentwicklung im Team\"
+Nov. 1999    Seminar \"ADS - RF & Microwave Circuit Designer Class\"
+Feb. 1999    Seminar „Betriebswirtschaft für Ingenieure -- Basis"
+1998, 1999   Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme
+
+Kenntnisse
+
+Software Design
+Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython
+C++, C, CAPL
+Matlab
+JavaScript
+Ruby
+Ada inklusive GUI-Programmierung mit GtkAda
+HTML, PHP, XML, JSON
+AEL, Assembler, AutoHotKey, Basic, Pascal
+
+IT
+MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen
+MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex
+MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase
+Jenkins, Bugzilla, Redmine, SpiraTeam
+Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container
+Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin)
+NextCloud, n8n, Paperless-NG
+Embedded Linux
+
+Engineering Software
+Vector CANalyzer, CANape, CANoe
+Ansys Electronics Desktop, HFSS, Q3D, SIwave
+Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung
+CST, HSpice, Aplac
+MatLab, MathCAD, Mathematica
+Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix
+
+Messtechnik
+Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
+Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz
+Amplituden- und Phasenrauschen
+HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW
+Bit Error Rate Test, Packet Success Rate
+WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse
+
+Fremdsprachen
+Deutsch: Muttersprache
+Englisch: Fließend in Wort und Schrift
+
+Veröffentlichungen
+Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/source/cv.md

@@ -0,0 +1,308 @@
++----------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+
+| # Lebenslauf Dr.-Ing. Thomas Langer                                                                            |                                                            |
+|                                                                                                                | ![](foto-wrba_2026_6782_1.jpg){width=4.06cm height=4.06cm} |
+| ## Kontaktdaten                                                                                                |                                                            |
+|                                                                                                                |                                                            |
+| - E-Mail: <Thomas.Langer@destengs.com>                                                                         |                                                            |
+| - Telefon: [+49 89 413 27 59 20](tel:+4989413275920)                                                           |                                                            |
+| - Freelance.de: [[Link zum Profil]](https://www.freelance.de/Freelancer/301931-Consultant)                     |                                                            |
+| - Website: [[destengs.de]](https://destengs.de)                                                                |                                                            |
+| - LinkedIn: [[Link zum Profil]](https://www.linkedin.com/in/thomas-langer-b9742a2)                             |                                                            |
+| - Büroadresse: Biberger Straße 91, 82008 Unterhaching                                                          |                                                            |
++----------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+
+
+## Zusammenfassung
+
+- TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+- Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS
+- Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung
+- Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases
+- Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+- Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung
+- Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte
+
+## Projekte als freiberuflicher Consultant
+
+### Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München:
+
+- KI-Potenzialanalyse-Workshops
+    - Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025
+    - Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025
+- KI-Beratungen
+- Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests
+- KI-gestützte Dokumentationen und Illustrationen
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+- KI-Workshop
+    - Überblick und Grundlagen Generativer KI
+    - Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI
+    - Identifizierung und Bewertung von System Integration KI Use-Cases
+- ASMPT Tool „ArxmlGenerator"
+    - Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP"
+    - KI-gestützte Dokumentation der Transformationslogik
+    - Optimierungen und Bug Fixes
+- Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll
+- Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+- Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer
+
+### Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern:
+
+- On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG)
+    - Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+    - Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests
+    - Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b
+    - Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen:
+
+- KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision
+    - Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung
+    - Hochladen der Druckdaten aus der Lumiz-Cloud
+    - Protokollierung der Vorgänge
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
+
+- Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
+    - Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inklusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+- Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
+- Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
+    - Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
+    - Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
+    - Konfiguration der Embedded Linux Remote Control Units
+- Entwicklung von C++, Python und CAPL Programmen
+    - Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
+    - ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses
+    - Test-Automatisierungen mit Python PyAutoGUI
+    - Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format
+    - Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
+- Evaluierung von Vector Informatik Ethernet Analysegeräten
+    - Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML
+    - Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
+    - Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
+- Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München:
+
+- LIDAR Compute Module
+    - Bring-Up Unterstützung, Labortests, Fehleranalyse
+    - Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
+    - Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
+    - Erstellung von Requirements für eine Diagnose Test Software
+- Function Owner xDiagnostics
+    - Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
+    - Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects
+    - Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
+    - xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+- Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München:
+
+- Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
+    - Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
+    - Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard-Redesigns
+    - Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
+    - Systemstudien von ADAS LVDS Übertragungsstrecken
+- Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
+- EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
+- Erstellung von Matlab, Python und IronPython Programmen
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm:
+
+- Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
+- Automatisierung von HF-Tests mit Matlab und Ruby
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
+
+- Projekt Light Radio AAA: Aktives Antennen Array für 2,5 GHz LTE
+    - RX Pfad (LNAs, Filter, Demodulator, digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+    - Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
+    - Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
+    - Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
+- Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
+    - Aufbau von SISO und MIMO Evaluierungs-Messplätzen
+    - Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften
+    - Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
+    - Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
+    - Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
+- Agile Design mit Scrum
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm
+
+## Berufliche Stationen vor der Selbständigkeit
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm:
+
+- Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
+- Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
+- Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
+- Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern
+- Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration
+    - Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
+    - Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz
+- Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
+- Kooperationen und Zusammenarbeit mit externen Partnern:
+    - EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
+    - Leiterplattenhersteller
+    - Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
+    - Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
+    - Antennenhersteller Kathrein, Andrew und Huber & Suhner
+- _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
+
+- Mitarbeit in den Normierungsgremien OIF und MIPI
+    - Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    - Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
+- Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
+- Evaluierung und Auswahl von HF Entwicklungssoftware
+- Detaillierte elektrische Analysen von IC-Gehäusen (bis zu 11 Gb/s, bis zu 1444 Balls)
+- _(Ab April 2004: Senior Engineer)_
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
+
+- Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
+    - Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    - Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
+- 10 Gb/s und 40 Gb/s Faseroptische Systeme:
+    - Betreuung von Kooperationen mit zwei Universitäten
+    - Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
+- 3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München:
+
+- Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
+- Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
+- Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für faseroptische Systeme
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+- Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
+    - Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen im Jahr 2001
+    - Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    - Modellierung, Simulation, Layout und Messung von GaAs MMICs
+    - Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
+    - Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
+- Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+- Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker-GaAs-MMICs für 100 MHz – 6 GHz
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
+
+- Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
+
+- Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 kHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+
+## Ausbildung
+
+----------  ----------------------------------------------------------------------
+Okt. 2025   **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute, [[Zertifikat (Link funktioniert im Browser)]](https://perscert-tuv.certif-id.com/expert/public/share/7MR0WDzG106JDCqV_RW7)
+
+März 2001   **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", [[Dissertation]](https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf)
+
+Okt. 1994   **Dipl.-Ing. Elektrotechnik** an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten
+
+Juni 1986   **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin
+----------  ----------------------------------------------------------------------
+
+## Trainings
+
+----------  ----------------------------------------------------------------------
+Dez. 2016   Ansys SIwave Training
+
+Juni 2016   Keysight, „High Speed Digital class using ADS"
+
+Jan. 2008   Gustav Käser, „Management"
+
+Juni 2007   Die Akademie, „Führung und Organisation 1"
+
+Apr. 2006   Die Akademie, „Gedächtnis- und Konzentrationstraining"
+
+Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
+----------  ----------------------------------------------------------------------
+
+## Kenntnisse
+
+**KI:**
+
+- KI-Potenzialanalyse und KI-Strategieentwicklung
+- KI-Schulung
+- KI-Implementierung
+- Prompt Engineering, Context Engineering
+- Multimodale KI (Text, Bild, Audio)
+- DSGVO-konforme KI-Anwendungen
+- KI Software: Miro, Notion, Fireflies.ai, Gamma, Canva
+- Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
+    - Mixture of Experts (MoE), Reasoning Models, Function Calling / Tool Use
+    - Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
+    - Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+- Agentic AI, Coding AI Agent Umgebungen
+    - Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+    - Model Context Protocol (MCP)
+- Natural Language Processing (NLP)
+- Retrieval Augmented Generation (RAG)
+    - Chunk-Strategien
+    - Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
+    - Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+- Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+    - Consumer-GPU-Inference (NVIDIA Blackwell Architektur, RTX 50-Serie, CUDA Toolkit)
+    - LLM-Quantisierung: 8-bit Inference (FP8), MXFP4 Quantization
+    - GGUF und Safetensors Modelle
+    - Ollama, Hugging Face Transformers, PyTorch, llama.cpp, Open WebUI
+
+**Software Design:**
+
+- Objektorientierte Programmierung, ereignisorientierte Programmierung, prozedurale Programmierung
+- Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
+- REST API Integration
+- Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGUI zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+- C++, C, CAPL
+- Matlab
+- JavaScript
+- HTML, PHP, XML, JSON, Markdown
+
+**Methodik:**
+
+- Konzepterstellung
+- Machbarkeitsstudien
+- Anforderungsanalyse / Requirements Engineering
+- Spezifikationserstellung
+- Technologie-Evaluierung und -Auswahl
+- System-Architektur und -Design
+- SW-Architektur und -Design
+- Verifikation und Validierung
+- System Integration
+- Technische Dokumentation
+- Systematische Fehleranalyse
+- Projektmanagement
+
+**IT:**
+
+- MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server
+- MS Office / LibreOffice
+- MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git
+- Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods
+- NextCloud, n8n
+
+**Engineering Software:**
+
+- Vector CANalyzer, CANape, CANoe
+- Ansys Electronics Desktop, HFSS, Q3D, SIwave
+- Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung
+- CST
+
+**Messtechnik:**
+
+- Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
+- S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S-Parameter
+- Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Realtime-Oszilloskopen bis 13 GHz
+
+**Fremdsprachen:**
+
+- Deutsch: Muttersprache
+- Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+
+- Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung

artefakte/01-lebenslauf/templates/template.tex

@@ -0,0 +1,194 @@
+%% template.tex — Pandoc-LaTeX-Template für den DesTEngS-Lebenslauf
+%% Engine: LuaLaTeX (wegen fontspec + OpenType-Schrift IBM Plex Sans)
+%% Status: zweite Iteration mit typographischen Tiefen-Eingriffen.
+
+\documentclass[11pt,a4paper]{article}
+
+%% Section-Nummerierung deaktivieren (CV soll keine 1.2.3-Nummern haben)
+\setcounter{secnumdepth}{0}
+
+%% === Schrift ================================================================
+\usepackage{fontspec}
+\setmainfont{IBM Plex Sans}
+\setsansfont{IBM Plex Sans}
+\setmonofont{IBM Plex Mono}
+\renewcommand{\familydefault}{\sfdefault}
+
+%% === Sprache und Mikrotypographie ===========================================
+\usepackage{microtype}
+\usepackage{polyglossia}
+\setdefaultlanguage{german}
+
+%% === Geometrie ==============================================================
+\usepackage[a4paper,
+  top=2.2cm, bottom=2.2cm, left=2.5cm, right=2.5cm,
+  headheight=16pt, headsep=0.6cm,
+  footskip=1.0cm]{geometry}
+
+%% === Absatz-Layout ==========================================================
+%% CV-Stil: keine Erstzeilen-Einrückung, stattdessen Vertikalabstand
+\setlength{\parindent}{0pt}
+\setlength{\parskip}{0.5em plus 0.2em minus 0.1em}
+
+%% === Widow/Orphan-Kontrolle (strikt) ========================================
+\widowpenalty=10000
+\clubpenalty=10000
+\displaywidowpenalty=10000
+\brokenpenalty=10000
+\raggedbottom
+
+%% === Hyphenation tunen ======================================================
+%% Hoehere Penalty: lieber leichte Ueberlaenge als unschoene Trennungen
+\hyphenpenalty=500
+\exhyphenpenalty=500
+\tolerance=400
+\emergencystretch=2em
+
+%% === Farbe ==================================================================
+\usepackage{xcolor}
+\definecolor{destengsblue}{HTML}{3C68AE}
+\definecolor{rulegray}{HTML}{BFBFBF}
+
+%% === Hyperlinks =============================================================
+%% URLs blau, interne Links (\pageref u.ae.) schwarz
+\usepackage[hidelinks]{hyperref}
+\hypersetup{
+  colorlinks=true,
+  linkcolor=black,
+  urlcolor=destengsblue,
+  citecolor=destengsblue,
+  pdfauthor={Dr.-Ing. Thomas Langer},
+  pdftitle={Lebenslauf Dr.-Ing. Thomas Langer},
+  pdfcreator={Pandoc + LuaLaTeX},
+}
+%% Pandoc emittiert fuer href-Links, deren Display-Text wie eine URL aussieht
+%% (z.B. eine E-Mail-Adresse als Display und mailto:Adresse als Ziel),
+%% \nolinkurl{...} um den Text in Verbatim-Mode zu rendern. Verbatim-Mode
+%% bricht in fragilen Kontexten wie `longtable`-Minipage mit
+%%   ! Paragraph ended before \@xverbatim was complete.
+%% ab. Da wir im CV (Sans-Serif durchgehend) kein Verbatim-Mode-Rendering
+%% fuer URLs brauchen, redefinieren wir \nolinkurl{} zu Plain-Text-Output.
+\renewcommand{\nolinkurl}[1]{#1}
+
+%% === Bilder =================================================================
+\usepackage{graphicx}
+
+%% === Listen =================================================================
+\usepackage{enumitem}
+\setlist{nosep, leftmargin=1.2em, topsep=0.2em, partopsep=0pt, parsep=0pt, itemsep=0.15em}
+%% Level 1: gefuellter Bullet
+\setlist[itemize,1]{label=\textbullet}
+%% Level 2: Endstrich (textopenbullet ist in Plex Sans nicht enthalten)
+\setlist[itemize,2]{label=\textendash, leftmargin=2.0em}
+
+%% === Tabellen ===============================================================
+%% Pandoc emittiert fuer Markdown-Tabellen eine longtable mit booktabs-Linien
+%% (\toprule, \bottomrule). Im CV werden Tabellen rahmenlos als Layout-Werkzeug
+%% eingesetzt (z.B. Ausbildung als 2-Spalten-Layout: Datum links, Inhalt rechts).
+%%
+%% Pandoc 3.x emittiert Spaltenbreiten als calc-Ausdruck der Form
+%%   p{(\columnwidth - 2\tabcolsep) * \real{0.8554}}
+%% sowie >{\raggedright\arraybackslash}p{...}-Praeambeln. Dafuer brauchen wir
+%% das array-Paket (\arraybackslash), das calc-Paket (Multiplikation in
+%% Laengenarithmetik) und das Pandoc-Hilfsmakro \real, das in unserem Template
+%% selbst providet werden muss, weil wir den Pandoc-Default-Header nicht nutzen.
+\usepackage{array}
+\usepackage{calc}
+\usepackage{booktabs}
+\usepackage{longtable}
+\providecommand{\real}[1]{#1}
+%% Pandoc 3.x emittiert fuer unnummerierte Tabellen `\def\LTcaptype{none}`
+%% ohne den Counter `none` zu definieren. Pandocs eigene Default-Vorlage
+%% definiert ihn (commit d835461 in Pandoc 3.8.2.1), Custom-Templates muessen
+%% das selbst tun, sonst bricht LuaLaTeX mit
+%%   ! LaTeX Error: No counter 'none' defined.
+%% in der Tabellen-Spaltenangabe ab. Siehe github.com/jgm/pandoc/issues/11201.
+\newcounter{none}
+%% Linienbreiten auf 0pt: \toprule/\midrule/\bottomrule rendern unsichtbar.
+\setlength{\heavyrulewidth}{0pt}
+\setlength{\lightrulewidth}{0pt}
+\setlength{\cmidrulewidth}{0pt}
+%% Kein Vertikalabstand um die Linien.
+\setlength{\aboverulesep}{0pt}
+\setlength{\belowrulesep}{0pt}
+%% Vertikalabstand vor/nach longtable reduzieren (Default ist \bigskipamount).
+\setlength{\LTpre}{0.4em}
+\setlength{\LTpost}{0.4em}
+
+%% === Schusterjungen-Schutz ==================================================
+\usepackage{needspace}
+
+%% === Abschnitte =============================================================
+\usepackage{titlesec}
+
+%% H1 (\section): gross, blau, KEINE Trennlinie (S10: analog DOCX, wo H1
+%% keine Trennlinie hat - nur H2). Im CV nur einmal (Name oben im Header).
+\titleformat{\section}
+  {\Large\bfseries\color{destengsblue}}
+  {}{0em}
+  {}
+
+%% H2 (\subsection): mittelgross, blau, mit schwarzer Trennlinie 8.6 cm / 1.25 pt
+%% (S10: 1:1 wie DOCX-H2-Trennlinie aus Iteration B4.4 in S08).
+%% \nobreak vor der Linie haelt Heading + Linie auf gleicher Seite.
+\titleformat{\subsection}
+  {\large\bfseries\color{destengsblue}}
+  {}{0em}
+  {}
+  [\nobreak\vspace{-0.3em}{\color{black}\rule[0pt]{8.6cm}{1.25pt}}]
+
+%% H3 (\subsubsection): blau, nicht-fett (S10: analog DOCX, wo H3 in
+%% destengsblue und nicht fett gerendert wird; vorher schwarz und fett).
+%% needspace verhindert Fast-Schusterjunge: kein Pagebreak, wenn weniger
+%% als 6 Zeilen Platz; nopagebreak nach: Titel und erste Liste bleiben zusammen.
+\titleformat{\subsubsection}
+  {\needspace{6\baselineskip}\normalsize\color{destengsblue}}
+  {}{0em}
+  {}
+  [\nopagebreak]
+
+\titlespacing*{\section}{0pt}{0pt}{0.5em}
+\titlespacing*{\subsection}{0pt}{1.0em}{0.4em}
+\titlespacing*{\subsubsection}{0pt}{0.7em}{0.2em}
+
+%% === Kopf- und Fusszeile ====================================================
+\usepackage{fancyhdr}
+\usepackage{lastpage}
+\pagestyle{fancy}
+\fancyhf{}
+\fancyhead[L]{\small Dr.-Ing. Thomas Langer}
+\fancyhead[R]{\small Lebenslauf}
+\fancyfoot[R]{\small \thepage\,/\,\pageref{LastPage}}
+\renewcommand{\headrulewidth}{0.4pt}
+\renewcommand{\headrule}{\color{rulegray}\hrule height 0.4pt}
+
+%% Erste Seite ohne Header und ohne graue Header-Trennlinie. \headrule wird
+%% im default fancy-Style mit harter \hrule definiert, die \headrulewidth
+%% ignoriert; deshalb hier zusaetzlich \headrule auf leer setzen.
+\fancypagestyle{firstpage}{%
+  \fancyhf{}%
+  \fancyfoot[R]{\small \thepage\,/\,\pageref{LastPage}}%
+  \renewcommand{\headrulewidth}{0pt}%
+  \renewcommand{\headrule}{}%
+}
+
+%% === Pandoc-Hilfen ==========================================================
+\providecommand{\tightlist}{%
+  \setlength{\itemsep}{0pt}\setlength{\parskip}{0pt}}
+
+%% Lange URL-Zeilen brechen
+\usepackage{xurl}
+
+%% === Dokument ===============================================================
+\begin{document}
+
+\thispagestyle{firstpage}
+
+%% S10: Body auf Seite 1 nach oben ruecken. Geometry reserviert oben Platz
+%% fuer Header (headheight 16pt + headsep 0.6cm = ca. 1.16cm), der auf
+%% Seite 1 leer bleibt. \vspace*{-1.16cm} neutralisiert das.
+\vspace*{-1.16cm}
+
+$body$
+
+\end{document}

changelog.md

@@ -27,3 +27,29 @@ Chronologisches Log aller Entscheidungen und Prozessereignisse.
 2026-04-16 20:40 | S02 | marketing.md Abschnitt 8 (Rahmenbedingungen) befuellt: Zeitbudget 35h/Woche ohne Auftrag bzw. 6h/Woche bei Vollauslastung, Tool-Landschaft dokumentiert (Thunderbird, WordPress, MS Office lokal, GIMP, Inkscape, Claude Cowork/Code, Manus, Fireflies, Miro, Google Workspace, VSCodium/Cline; geplant SuiteCRM und O365/Teams), rechtliche Einschraenkungen der Bayika-Berufsordnung erfasst (sachliche Werbung, keine Kaltmail ohne Einwilligung, keine anpreisenden Slogans, TMG-Impressumspflicht). Stand-Vermerk aktualisiert: alle 8 Abschnitte von marketing.md inhaltlich befuellt. Naechster Schritt: Kritische Analyse der Marketing-Inhalte vor Teilgebiet-Definition.
 2026-04-17 16:44 | S02 | Kritische Analyse der marketing.md durchgefuehrt und erste Korrekturen eingearbeitet. KI-Glaubwuerdigkeit: Thomas hat bereits drei KI-Workshops durchgefuehrt und weitere KI-Erfolge, Teilgebiet KI-Glaubwuerdigkeitsaufbau als Notiz vermerkt. Content-Marketing fuer Social-Media-Reichweite bewusst verworfen (KMU-GF nicht in KI-Communities, KI-generierte Posts verlieren Glaubwuerdigkeit, zu viel Konkurrenz). Stattdessen hochwertige Vertrauensmaterialien fuer Vertriebsprozess (Whitepaper, Fallstudien). Zielgruppen-Eingrenzung ergaenzt: geografisch Grossraum Muenchen plus Bedarf an massgeschneiderten KI-Loesungen (Fine-Tuning, anspruchsvolles RAG, On-Premise-KI, Workflow-Integration). Zweistufige Akquise-Strategie in Abschnitt 6 ergaenzt: Stufe 1 Lead-Identifikation (Firmendatenbanken, IHK, LinkedIn Sales Navigator etc.), Stufe 2 Lead-Qualifizierung (externe Kaltakquise mit niedrigschwelligem Terminangebot, lokale Wirtschaftsveranstaltungen, postalisches Mailing). Rechtlicher Hinweis zu UWG §7 ergaenzt.
 2026-04-17 21:44 | S02 | Session-Abschluss. Kritische Analyse abgeschlossen: USP geschaerft (generisches Nutzenfokus-USP entfernt, Kombination Ingenieurserfahrung+KI als Kern-USP), Preispositionierung differenziert (Agentursatz 105 EUR vs. KMU-Direktsatz hoeher noch festzulegen), nutzenbasierte Verguetung als Notiz vermerkt (Konkretisierung erst bei konkretem Fall), Flyer durch hochwertigen One-Pager ersetzt, Akquise-Strategie auf Mehrkanalsequenz angepasst (One-Pager per Post dann Telefonanruf dann Ersttermin), zwei Websites beibehalten. agent-prompt.md Aktueller-Stand-Abschnitt fuer naechste Session aktualisiert. Naechste Session: Teilgebiete definieren und in zentral-index.md eintragen.
+2026-04-20 11:26 | S03 | 24 Teilgebiete gemeinsam definiert und in zentral-index.md eingetragen (01 Lebenslauf bis 24 Angebotsvorlagen). Prioritaeten (01-02 mittel, 03-07 niedrig, 08-24 sehr niedrig) und Abhaengigkeiten vollstaendig modelliert. agent-prompt.md aktualisiert: naechste Session startet mit Nr. 01 Lebenslauf-Optimierung.
+2026-04-23 18:09 | S04 | Teilgebiet 01 Lebenslauf-Optimierung inhaltlich abgeschlossen. CV-Entwurf V9 freigegeben nach 9 Iterationen: Zusammenfassung KI-fokussiert, Kenntnisse erweitert (KI-Strategie, Prompt Engineering, Agentic AI, GenAI, NLP, Edge AI, Methodik, Python KI-Module), Suchbegriff-Optimierung fuer Agentur-Matching, HF-Inhalte komprimiert. teilgebiete/01-lebenslauf.md mit Entscheidungsdokumentation und Artefakt-Historie aktualisiert. agent-prompt.md aktualisiert: naechste Aufgabe ist Erstellung des finalen Word/PDF-Dokuments.
+2026-04-24 06:31 | S04 | Teilgebiet 01 Lebenslauf: Word-/PDF-Dokument erstellt. CV-Entwurf V10 (korrigierte LinkedIn/Freelance.de-Links, LLM-Evaluierung integriert, Berufsabschnitte aufgeteilt in freiberuflich/angestellt). Modern-professionelles Layout mit DesTEngS-Blau, Portraitfoto eingebettet, klickbare Links. Generierungsskript create-cv.js fuer Neugenerierung vorhanden. agent-prompt.md und teilgebiete/01-lebenslauf.md aktualisiert. Naechste Aufgabe: Optimierung der aeusseren Form (Layout-Feinheiten).
+2026-04-24 14:20 | S05 | Teilgebiet 25 DesTEngS-Typographie-Refresh neu angelegt (Priorität niedrig, keine Abhängigkeiten) mit Begründung der Schriftentscheidung zu IBM Plex Sans als neue Dokumenten-Hausschrift; DesTEngS-Logo bleibt unverändert. Status von Teilgebiet 01 Lebenslauf-Optimierung im Index auf in Bearbeitung gesetzt. Artefakt-Ordner artefakte/25-typographie-refresh/ angelegt.
+2026-04-24 21:46 | S05 | Teilgebiet 01 CV-Pipeline auf Pandoc/LuaLaTeX umgestellt: Ordner artefakte/01-lebenslauf neu gegliedert in source, templates, build, output, entwuerfe und archiv. Draft-Marker aus cv.md entfernt, Foto umbenannt ohne Sonderzeichen. Erste Template-Version template.tex geschrieben mit IBM Plex Sans, microtype, deutscher Sprachumgebung, Kopfzeile ab Seite 2, strikter Widow/Orphan-Kontrolle. Pandoc-Default reference.docx als Ausgangsbasis erzeugt. PowerShell-Build-Skript build.ps1 fertig mit Log und Exit-Code-Handling. DOCX-Build in Sandbox erfolgreich verifiziert, PDF-Build ist auf Thomas' MiKTeX-System zu testen. teilgebiete/01-lebenslauf.md um Wendepunkt, Entscheidungen, nächste Schritte und neue Artefakt-Liste aktualisiert.
+2026-04-25 11:11 | S05 | build.ps1 erweitert um sichtbaren Fortschritt im PowerShell-Fenster (farbige Statuszeilen für Build-Phasen, Pandoc-Detail-Output bleibt nur im Log). Notes-Block aktualisiert (System-Fonts statt plex-otf-Paket). Teilgebiet 25 ergänzt um Doku der system-weiten Installation IBM Plex Sans v1.1.0, IBM Plex Mono v1.1.0 und IBM Plex Serif v1.1.0 (Release 2024-11-13, OTF, alle Benutzer) mit Quelle und Anlass; Offene-Punkte-Abschnitt entsprechend nachgezogen. Erster vollständiger Build des CV (PDF und DOCX) auf Thomas' MiKTeX-System lief erfolgreich durch.
+2026-04-25 12:05 | S05 | build.ps1 repariert: Die zuvor eingebaute Write-Both-Hilfsfunktion und em-Dashes in Code-Strings hatten zu einem stillen Frueh-Abbruch unter Windows PowerShell 5.1 gefuehrt. Neue Version verwendet stattdessen direkte Write-Host/Write-Log-Paare an den Fortschrittsstellen, ASCII-only in Code-Strings, strukturell nah an der initial funktionierenden Version. Konsolenausgabe mit farbigen Statuszeilen pro Build-Phase ist jetzt sichtbar, Pandoc-Detail-Output bleibt im Log.
+2026-04-25 12:25 | S05 | Erste Inspektions-Iteration. cv.md bereinigt: Bullets von Unicode auf Markdown-Listenmarker umgestellt (108 Level-1 und 72 Level-2 Items), Leerzeile vor Listen direkt nach Bold-Header-Zeilen eingefuegt (Kenntnisse-Sektion), Null-Bytes und Trailing-Whitespace am Dateiende entfernt. template.tex erweitert um setcounter secnumdepth 0, damit keine 1.2.3-Nummern mehr erscheinen. Verifikation in der Sandbox: Pandoc-LaTeX-Output enthaelt 50 itemize-Bloecke und sauber strukturierte Section-Hierarchie ohne Nummerierung; Pandoc-DOCX enthaelt 180 Numbering-Marker (Listen werden als Listen gerendert).
+2026-04-25 13:26 | S05 | Zweite Iteration auf Inspektions-Befunde. cv.md: 25 Vorkommen Zahl-plus-Einheit (Hz/kHz/KHz/MHz/GHz/THz) per geschuetztem Leerzeichen U+00A0 vor Zerreissen geschuetzt; Trainings-Sektion von Fliesstext auf Bullet-Liste umgestellt. template.tex: parindent=0 mit parskip-Vertikalabstand statt Erstzeilen-Einrueckung (behebt Ausbildungs-Inkonsistenz), Level-2-Bullet von textopenbullet (in Plex Sans nicht enthalten, Rechtecke) auf textendash umgestellt, linkcolor auf schwarz fuer interne Links (LastPage-Seitennummer nicht mehr blau, URLs bleiben blau), Hyphenation-Penalty erhoeht (kuerzere Worte am Zeilenanfang seltener), Section-Hierarchie korrigiert (H2 jetzt groesser als H3, beide mit destengsblau und Trennlinie), Schusterjungen-Schutz per needspace+nopagebreak vor und nach jedem Stations-Titel (verhindert dass Stations-Anfang am Seitenende landet). Sandbox-Verifikation: 51 LaTeX-itemize-Bloecke, 558 DOCX-Numbering-Marker, alle Template-Eingriffe im Output sichtbar. Hinweis: Write-Tool hatte das Template beim ersten Versuch verstuemmelt; Heredoc-Workaround per bash hat geklappt.
+2026-04-25 14:06 | S05 | Session-Abschluss S05. Aktueller Stand und naechste Aufgaben in agent-prompt.md aktualisiert: Teilgebiet 01 CV-Pipeline steht (Pandoc/LuaLaTeX, IBM Plex Sans, Markdown-Quelle, build.ps1 mit sichtbarem Fortschritt), zahlreiche typographische Maengel behoben (Listen-Rendering, Section-Nummerierung, Bullet-Symbole, geschuetzte Leerzeichen, Trainings-Liste, Ausbildungs-Einrueckung, Schusterjungen-Schutz, Hyperlink-Farben). Vier konkrete naechste Iterationen vorgemerkt: A Ausbildung 2-Spalten-Layout, B reference.docx in Word polieren, C Foto-Einbindung, D Hyphenation-Feintuning. Hinweis zum Write-Tool-Truncation-Issue mit Workaround dokumentiert. Teilgebiet 25 enthaelt vollstaendige Doku der Plex-Font-Installation v1.1.0.
+2026-04-25 14:28 | S06 | Teilgebiet 01 Iteration A abgeschlossen: Ausbildung als 2-Spalten-Layout via Pandoc-Definition-List umgesetzt. source/cv.md Ausbildungs-Abschnitt auf Term/Definition-Syntax umgestellt (Datum als Term, Inhalt als Definition). templates/template.tex um enumitem-Konfiguration der description-Liste erweitert (style=multiline, labelwidth=5.5em, leftmargin=6.5em, font=\normalfont). Sandbox-Verifikation: Pandoc-LaTeX rendert sauberes \begin{description} mit vier Eintraegen, Pandoc-DOCX nutzt die Standardstile DefinitionTerm und Definition (in Iteration B in Word zu stylen). Hinweis: Pandoc setzt \tightlist innerhalb der Description-Liste und ueberschreibt damit zur Laufzeit das itemsep auf 0 — fuer vier kurze Eintraege visuell vertretbar. teilgebiete/01-lebenslauf.md um Iteration-A-Block ergaenzt und Naechste-Schritte-Liste auf B/C/D reduziert. agent-prompt.md Aktueller-Stand-Abschnitt auf S06 fortgeschrieben.
+2026-04-25 20:58 | S06 | Iteration A revidiert: Ausbildungs-Layout von Definition-List auf Pandoc-Multiline-Tabelle umgestellt, weil Definition-List im DOCX kein echtes 2-Spalten-Layout liefert (Word kann Term und Definition als zwei Absatzstile nicht in eine Zeile zwingen). source/cv.md Ausbildungs-Abschnitt nutzt jetzt headerless Multiline-Tabelle mit Strich-Verhaeltnis 10:70 (Pandoc berechnet Spaltenbreiten von ca. 14 Prozent und 80 Prozent der Textbreite). templates/template.tex Description-List-Block wieder entfernt; neuer Tabellen-Block mit booktabs und longtable, Linienbreiten und Rule-Separations auf 0pt, LTpre/LTpost auf 0.4em. Sandbox-Verifikation: Pandoc-LaTeX rendert longtable mit Minipage-Auto-Wrap und vier Datenzeilen, Pandoc-DOCX rendert eine native Word-Tabelle mit vier Zeilen und acht Zellen, keine Reste der Definition-List-Stile. teilgebiete/01-lebenslauf.md Iteration-A-Block umgeschrieben mit Begruendung der Revision und Beschreibung des neuen Setups. agent-prompt.md Aktueller-Stand-Abschnitt auf die Tabellen-Variante fortgeschrieben.
+2026-04-25 22:15 | S06 | PDF-Build-Hotfix nach erstem Build der Tabellen-Revision: LuaLaTeX schlug in der Tabellen-Spaltenangabe mit der Meldung ueber einen nicht definierten Counter none fehl, weil Thomas Pandoc-Version (3.x) calc-basierte Spaltenbreiten der Form p von Klammer Spaltenbreite minus 2 mal tabcolsep Klammerzu mal real Faktor emittiert und das Template weder das calc-Paket noch das Pandoc-Hilfsmakro real bereitstellte (Sandbox-Pandoc 2.9 emittiert die simplere ll-Spaltenform und hat den Fehler nicht reproduziert). templates/template.tex Tabellen-Block ergaenzt um usepackage array, usepackage calc und providecommand real. Sandbox-Verifikation: synthetischer Pandoc-3.x-Spalten-Output kompiliert mit dem erweiterten Template via LuaLaTeX zu PDF, nur eine harmlose longtable-Rerun-Warnung. DOCX nach Tabellen-Revision von Thomas visuell bestaetigt (Tabelle sieht gut aus, nur Default-Word-Tabellenrahmenlinien noch da, Rahmen-Aus in Iteration B). teilgebiete/01-lebenslauf.md und agent-prompt.md um Hotfix-Eintrag und DOCX-Bestaetigung ergaenzt.
+2026-04-25 22:35 | S06 | Tooling-Fix: checkpoint.ps1 robust gegen problematische Eingabedaten gemacht. Commit-Message wird jetzt via Temp-Datei und git commit -F uebergeben statt via -m mit String, damit doppelte Anfuehrungszeichen im Summary nicht mehr das Argument zerlegen (Ursache des fehlgeschlagenen Hotfix-Commits zuvor). Pipe-Zeichen im Summary werden vorab abgelehnt, da sie mit dem Changelog-Format Timestamp Pipe Session Pipe Summary kollidieren. Whitespace und Zeilenumbrueche im Summary werden zu einem einzelnen Leerzeichen normalisiert. Pre-flight-Checks ergaenzt: Existenz von .git, verwaiste .git/index.lock mit klarer Anleitung melden, changelog.md muss vor dem Lauf clean sein. Atomarer Rollback bei Fehler im Hauptablauf: changelog.md wird auf Original-Stand zurueckgeschrieben und Index-Stagung von changelog.md per git restore --staged oder git reset HEAD zurueckgesetzt, sodass der naechste Lauf nicht doppelt anhaengt. Cleanup-Robustheit: Temp-Message-Datei wird in finally geloescht, das Loeschen der Pending-Datei ist nicht mehr fatal sondern nur eine Warnung.
+2026-04-25 22:43 | S06 | Session-Abschluss S06. Teilgebiet 01 Iteration A inhaltlich umgesetzt: Ausbildung als 2-Spalten-Layout via Pandoc-Multiline-Tabelle ohne Header, Template um array, calc, booktabs, longtable und providecommand real ergänzt, alle Linienbreiten auf 0pt. DOCX-Layout von Thomas visuell bestätigt (nur Default-Tabellenrahmen offen, Rahmen-Aus in Iteration B). PDF-Build mit Hotfix steht noch aus — erste Aufgabe der nächsten Session ist build.ps1 laufen lassen und das Ausbildungs-Layout im PDF prüfen. Tooling-Fix in checkpoint.ps1 abgeschlossen (Quoting-Bug, Pipe-Validierung, Whitespace-Normalisierung, Pre-flight-Checks, atomarer Rollback bei Fehler). agent-prompt.md Aktueller-Stand-Abschnitt für S07 fortgeschrieben mit verbleibender Iterationsreihenfolge B-C-D, neuen Lehren aus S06 dokumentiert (Sandbox-Reads über NTFS-Mount können stale sein, Sandbox-Pandoc 2.9 vs Thomas' Pandoc 3.x Output-Unterschiede).
+2026-04-26 10:58 | S07 | PDF-Build-Fehler endgueltig behoben. S06-Hotfix (array, calc, providecommand real) loeste das Problem nicht; nach Rebuild kam unveraendert "! LaTeX Error: No counter 'none' defined." Eigentliche Ursache: Pandoc 3.x emittiert fuer unnummerierte Tabellen direkt vor begin{longtable} die Zeile def LTcaptype none, ohne den Counter none zu definieren. Pandocs eigene Default-Vorlage definiert ihn (commit d835461 in Pandoc 3.8.2.1), Custom-Templates muessen das selbst tun (siehe Pandoc-Issue 11201). Fix: eine Zeile newcounter none direkt nach providecommand real im Tabellen-Block des Templates. Sandbox-Reproduktion exakter Fehlertext ohne Fix, sauberes PDF mit Fix. Auf Thomas' System: PDF wird erzeugt, Ausbildungs-Layout im PDF visuell bestaetigt. Iteration A fuer Teilgebiet 01 damit inhaltlich abgeschlossen. Build-UX-Fix: build.ps1 ergaenzt um Start-Sleep -Seconds 3 nach jedem fehlschlagenden Build-Schritt (Pflichtdatei-Check, PDF-Build, DOCX-Build), damit die rote Fehlerzeile lesbar bleibt bevor das PowerShell-Fenster zugeht. teilgebiete/01-lebenslauf.md um beide Fixes ergaenzt (zweistufige Hotfix-Geschichte, PDF-Bestaetigung, UX-Fix). agent-prompt.md Aktueller-Stand-Abschnitt fuer S08 fortgeschrieben mit verbleibender Iterationsreihenfolge B-C-D, Hinweise auf Pandoc-Versionsunterschied praeziser formuliert.
+2026-04-26 13:29 | S07 | Teilgebiet 01 Iteration B (Iterationen B1, B1.5, B2) durchgezogen. Neue Datei build/build-reference-docx.py baut templates/reference.docx programmatisch aus Pandocs Default-Reference (Python-Stdlib only, kein pip; pandoc --print-default-data-file zur Laufzeit, ZIP entpacken, ElementTree-XML-Anpassungen, repacken). B1: Theme major+minor und alle direkten Schrift-Refs in styles.xml auf Calibri umgestellt (Code-Schriften wie Consolas bleiben), Tabellen-Default-Stil mit tblBorders=none auf allen Sides. B1.5: Body-DocDefault 11 pt, Heading 1/2/3 auf 15/13/12 pt analog PDF. B2: header1.xml (Default ab Seite 2 mit Name links und Lebenslauf rechts), header2.xml (leer fuer Seite 1 via titlePg), footer1.xml (rechts Seite n / m mit PAGE/NUMPAGES-Feldern, doppelt referenziert als default und first damit Seite 1 trotz titlePg den Footer hat). Page-Setup explizit in sectPr: A4 mit 2.2 cm oben/unten und 2.5 cm links/rechts analog PDF, Tab-Stop am rechten Textrand 9072 dxa. Beziehungen mit dynamisch naechster freier rId in document.xml.rels, Content-Types-Overrides in [Content_Types].xml, sectPr regex-ersetzt idempotent. Sandbox-End-to-End mit Pandoc 2.9 verifiziert (sectPr und Header/Footer im generierten DOCX vorhanden). Auf Thomas System: DOCX visuell bestaetigt. teilgebiete/01-lebenslauf.md um vollstaendigen Iteration-B-Block ergaenzt, Naechste-Schritte-Liste auf B3, B4, C, D umstrukturiert. agent-prompt.md Aktueller-Stand-Abschnitt fortgeschrieben mit Hinweisen zur reference-docx-Pipeline (manuell vor build.ps1 aufrufen, nicht von Hand in Word editieren) und zur Edit-Tool-Truncation auf dem NTFS-Mount. Build-UX-Fix in build.ps1 mit 3-Sekunden-Pause pro fehlgeschlagenem Schritt war ebenfalls Teil dieser Session.
+2026-04-26 16:40 | S07 | Iteration B3 und B3.5 fuer Teilgebiet 01 abgeschlossen. B3 in build/build-reference-docx.py ergaenzt: DocDefault widowControl plus keepNext und keepLines auf Heading 1/2/3 und FirstParagraph (Pandoc-Stil fuer ersten Absatz nach einem Heading, deckt die fett formatierten Kenntnisse-Subsection-Labels KI Software-Design Methodik IT etc ab). Erster Versuch Compact-Stil mit keepNext hat Listen komplett unteilbar gemacht (Job-Stationen begannen jedes Mal auf einer neuen Seite, ungenutzte Seitenenden) und wurde verworfen. Auf Wunsch von Thomas auf 3-3-Regel umgestellt: bei Listen mit mindestens 6 Bullets duerfen Trennungen passieren, aber mindestens 3 Bullets bleiben jeweils zusammen vor und nach dem Umbruch. Bei kuerzeren Listen alles zusammen. Da das stilbasiert nicht abbildbar ist (alle Bullets haben pStyle Compact), neues Post-Processing-Skript build/post-process-docx.py: scannt das fertige DOCX, findet Sequenzen aufeinanderfolgender Bullets mit numPr-Eigenschaft ausserhalb von Tabellen-Zellen, setzt keepNext auf den ersten 2 und den N-3 N-2 Bullets jeder Liste mit n groesser gleich 6 (bei n kleiner 6 alle keepNext). build.ps1 erweitert auf 3 Schritte und ruft das Post-Processing-Skript automatisch nach erfolgreichem DOCX-Build auf, mit Console-Output und Log-Statistiken (Anzahl Listen Bullets keepNext-Markierungen). Sandbox-Verifikation 26 Listen 184 Bullets 93 keepNext, Pattern fuer 11-Bullet-Liste KK......KK.. Auf Thomas System visuell bestaetigt: Listen werden an guten Stellen getrennt, keine ungenutzten Seitenenden, keine einzelnen Bullets allein am Seitenrand. teilgebiete/01-lebenslauf.md um B3- und B3.5-Bloecke ergaenzt sowie Naechste-Schritte-Liste auf B4 C D umstrukturiert. agent-prompt.md Aktueller-Stand-Abschnitt fortgeschrieben mit B3 und B3.5, Hinweis auf 3-stufige DOCX-Pipeline und Edit-Tool-Truncation an build.ps1 ergaenzt. Naechste Session startet mit B4 (Heading-Farben oder Trennlinien analog PDF).
+2026-04-26 20:35 | S08 | Teilgebiet 01 Iteration B4 fuer DOCX umgesetzt. Heading 1/2/3 in destengsblue (build/build-reference-docx.py Funktion set_heading_colors mit explizitem color val=0B5394, themeColor accent1 entfernt). Heading-Bottom-Borders direkt am Stil verworfen, weil Word die Border bei hanging-Indent linksbuendig statt zentriert rendert und der right-Indent sowohl Text als auch Border begrenzt. 21 Markdown-HRs aus cv.md entfernt - Quelle der wahrgenommenen Doppellinien war Pandocs DOCX-Konvertierung von --- Zeilen zu VML-rect mit o:hr=t (Embossed-Look). Tabellen-Strich-Zeilen blieben unangetastet. Zwischenfall: NTFS-Mount-Stale-Read der cv.md (20043 statt 20201 Bytes) haette fast die Live-Datei truncated, sofortige Wiederherstellung aus git show HEAD und HR-Removal erneut mit git-Version als Input. H2-Trennlinien via Post-Processing eingefuehrt (build/post-process-docx.py um Logik erweitert): nach jedem H2 wird ein leerer Trenn-Absatz mit linksbuendiger Bottom-Border eingefuegt, schwarz (000000), 8,6 cm Linienlaenge (right-Indent 4196 dxa), 1,25 pt Dicke (sz=10). Sandbox-Verifikation 7 H2 zu 7 Trenner. Visuelle Bestaetigung durch Thomas. teilgebiete/01-lebenslauf.md um Iteration-B4-Block ergaenzt (B4.1 Farben, B4.2 Heading-Border-Sackgasse, B4.3 HR-Removal inkl. Zwischenfall, B4.4 H2-Trennlinien) und Naechste-Schritte-Liste auf C/D verkuerzt.
+2026-04-26 21:50 | S08 | Teilgebiet 01 Iterationen B5 (Trainings als Tabelle) und B6 (Bullet-Einzuege verkleinert) abgeschlossen. B5: Trainings-Bullet-Liste in cv.md durch Pandoc-Multiline-Tabelle ersetzt analog Ausbildung. B6: build/post-process-docx.py um dritte Modifikation erweitert die direkt die numbering.xml manipuliert weil Pandoc die Werte aus reference.docx ignoriert. Bullet-Einzuege auf E1 0,25/0,35 cm und E2 0,80/0,40 cm gesetzt. Word-Konvention dokumentiert: Einzug-links zeigt (left - hanging). teilgebiete/01-lebenslauf.md und agent-prompt.md fuer S09 fortgeschrieben.
+2026-04-27 12:34 | S09 | Teilgebiet 01 Iteration Links umgesetzt: alle URLs in cv.md auf explizite Markdown-Links migriert, damit Pandoc echte w:hyperlink-Elemente in die DOCX emittiert (vorher Plain-Text-only, Word zeigte sie nicht als Links und kein Hover funktionierte; im PDF wurden sie ueber Words eigene URL-Erkennung beim PDF-Export trotzdem klickbar, was die Inkonsistenz erklaerte). E-Mail als Pandoc-Autolink-Form mit spitzen Klammern (mailto), Telefon als tel:-Link mit Display-Spaces und URL-ohne-Spaces gem RFC 3966, Web-Links als doppelte-Bracket-Markdown-Syntax mit sichtbaren aeusseren eckigen Klammern als einheitlicher Anzeigetext-Stil. Display-Texte: Link zum Profil fuer LinkedIn und Freelance.de, destengs.de fuer Website (bewusster Wechsel von .com auf .de stimmiger zur deutschen Primaersprache), Dissertation fuer Promotion, Link zum Zertifikat funktioniert nur im Browser fuer TUEV-Zertifikat. TUEV-Link-Problem in Word diagnostiziert: certif-id.com liegt hinter Cloudflare-Bot-Schutz und blockiert Words urlmon-Pre-Flight-Anfrage mit 403; Direkt-Klick aus Word schlaegt mit Die angeforderten Informationen koennen nicht heruntergeladen werden fehl trotz funktionierender URL im Browser. Optionen A (destengs.de-Redirect), B (LinkedIn-Safety-Redirect), C (kein Link) abgewogen und verworfen, Option D gewaehlt: direkter TUEV-Link beibehalten mit erklaerendem Display-Text der den Empfaenger ueber die Word-Einschraenkung informiert. Thomas hat zusaetzlich eine kuerzere TUEV-Direkt-URL besorgt (perscert-tuv.certif-id.com/expert/public/share/7MR0WDzG106JDCqV_RW7) statt der urspruenglichen 130-Zeichen-Hash-URL. Zwischenfall: zweite Edit-Tool-Truncation in dieser Session auf cv.md beim Edit der TUEV- und Promotion-Zeile, die Schluss-Zeile Dissertation fuenf Veroeffentlichungen ein Patent eine Erfindungsmeldung wurde mitten im Wort abgeschnitten. Reparatur identisch zum S08-Pattern: git HEAD-Version als Input, alle 7 Link-Replacements in einem Python-Script atomar via os.replace zurueckgeschrieben mit count==1-Check pro Replacement. Lehre fuer kommende Sessions: Edit-Tool fuer cv.md generell nicht mehr verwenden, Python-aus-git-Pattern bevorzugen. Build und visuelle Bestaetigung durch Thomas erfolgt fuer DOCX und PDF. teilgebiete/01-lebenslauf.md um Iteration-Links-Block ergaenzt.
+2026-04-27 18:51 | S09 | Teilgebiet 01 Iteration C Foto-Einbindung umgesetzt. Header als 2-Spalten-Grid-Table in cv.md mit Strich-Verhaeltnis 112:60 (= 65,1%/34,9% Spaltenbreite, ca. 10,15/5,43 cm bei 16 cm Textbreite). Foto rechts oben, 4,06x4,06 cm, beide Dimensionen explizit im Markdown um Pandocs Default-Wrapper keepaspectratio mit height=textheight zu vermeiden, der die Layout-Box auf 24cm Hoehe streckt und die Tabellen-Zeile zerschiesst. DOCX-Header-Spacing per neuer 4. Modifikation in build/post-process-docx.py (process_header_table): findet erste Tabelle, setzt Heading1-spacing-before=0 und Foto-Paragraph spacing-before=100 (=5pt) plus jc=right. PDF-Layout via neuem Pandoc-Lua-Filter build/header-image-wrap.lua: wrappt das Header-Foto im LaTeX-Output mit hfill+raisebox(-height)[0pt][0pt]{...}, hfill schiebt rechtsbuendig in raggedright-p-Spalte, raisebox setzt Bild-Top auf Cell-Top und reportet null Hoehe an die Tabellen-Zeile. Filter prueft FORMAT=latex und Image-Pfad enthaelt foto, DOCX bleibt unberuehrt. Lua-Filter-Erste-Version (Image durch RawInline ersetzt mit gebackenem Pfad) hat Pandocs Image-Resource-Resolution gebrochen und LuaLaTeX scheiterte mit File foto.jpg not found, Fix: Filter gibt Lua-Liste zurueck mit Original-img-Element zwischen RawInline-Wrappern. Template-Hotfixes fuer PDF: renewcommand-nolinkurl-zu-Plaintext (verhindert at-xverbatim-Bruch in longtable-Minipage durch URL-Display-Text-Verbatim-Mode), titlespacing-section-before=0pt fuer H1-Top-Alignment. cv.md: Pipe-Alignment in Grid Table programmatisch via Python ljust und Pipe-Position-Eindeutigkeitscheck (Pandoc 3.x ist beim Grid-Table-Pipe-Alignment streng, Sandbox-Pandoc 2.9 ist toleranter und damit irrefuehrend). build.ps1 erweitert um lua-filter-Argument in PDF und DOCX, plus Read-Host-Wait-on-Error entfernt (blockiert AI-Agents und CI), durch Start-Sleep 3s am Ende ersetzt. header-image-wrap.lua als Pflichtdatei in Test-Path-Check aufgenommen. Vier weitere Edit-Tool-Truncation-Vorfaelle in S09 (cv.md, template.tex zweimal, build.ps1), Lehre verschaerft Edit-Tool fuer jede nicht-triviale Modifikation auf NTFS-Mount-Dateien meiden. Sandbox-NTFS-Stale-Read auf DOCX-Output (DOCX-Datei als not a zip file, Workaround DOCX im Sandbox neu generieren). Sandbox-NTFS-Mount kann auch Datei-Schreiben mit open(w) verweigern obwohl os.path.exists True liefert, Workaround tmp-Datei plus os.rename. Build und visuelle Bestaetigung durch Thomas erfolgt fuer DOCX und PDF. teilgebiete/01-lebenslauf.md um Iteration-C-Block ergaenzt und Naechste-Schritte-Liste auf S10-Plan umgestellt (1 DOCX-Heading-Farben pruefen, 2 Doublecheck der generierten Texte mindestens elektrischer-Gehaeuse ist sinnverkehrt, 3 Buzzword-Kompetenzen brainstormen mindestens Umgang mit quantisierten LLMs fehlt, 4 PDF-Spacings H1/H2/Kontaktdaten und hellgraue Trennlinien korrigieren, 5 Hyphenation-Feintuning, 6 Teilgebiet abschliessen). agent-prompt.md Aktueller-Stand-Block fuer S10 fortgeschrieben.
+2026-04-27 20:27 | S10 | Aufgabe 1 (DOCX-Heading-Farbe und -Bold) abgeschlossen. Farb-Audit zuerst: DesTEngS-Primaerfarbe ist 3C68AE, in 4 Dateien (agent-prompt.md, teilgebiete/01-lebenslauf.md, build/build-reference-docx.py Konstante HEADING_COLOR und Doc-Kommentar, templates/template.tex destengsblue-Definition) von 0B5394 auf 3C68AE korrigiert. changelog.md (append-only) und cv-debug.tex (generierter Output) bewusst ausgenommen. Diagnose der nicht-greifenden Heading-Farbe: Pandoc-3.x-Default-Reference enthaelt Linked Character Styles Heading1Char/2Char/3Char mit eigener color val=0F4761 themeColor=accent1 themeShade=BF (Aptos-Petrol). Char-Styles dominieren in Word ueber Para-Styles bei Run-Eigenschaften, deshalb gewann das Aptos-Theme. Pandoc 2.9 (Sandbox) hat diese Char-Styles nicht, daher konnte der Bug dort nicht reproduziert werden. Fix in build/build-reference-docx.py: HEADING_COLOR_STYLES um Heading1Char Heading2Char Heading3Char erweitert. Zusatzanforderung von Thomas: H1 und H2 fett. Neue Funktion set_heading_bold mit Konstante HEADING_BOLD_STYLES analog (Heading1+2 Para- und Char-Stil). H3 bleibt unveraendert. Docstring-Block B4 um beide Erklaerungen erweitert. Sandbox-syntaktischer Test der neuen Funktionen erfolgreich. Build und visuelle Bestaetigung durch Thomas: alle Headings im DOCX in DesTEngS-Blau 3C68AE, H1 und H2 fett, H3 normal. Aufgabe 2 Diff-Material vorbereitet: alte CV-Quelle Lebenslauf_Thomas_Langer_2025-03-21.docx aus archiv via pandoc nach markdown konvertiert und mit aktueller cv.md verglichen. Vier Output-Dateien in artefakte/01-lebenslauf/output: cv-old-plain.txt (DOCX normalisiert 305 Zeilen), cv-new-plain.txt (cv.md normalisiert 289 Zeilen), cv-diff-unified.txt (kompletter unified diff 551 Zeilen), cv-diff-report.md (sektionsweise Vergleichsbericht mit Mapping Berufstaetigkeit gleich Projekte als freiberuflicher Consultant). Sektion-Groessenvergleich zeigt erwartete Aenderungsmuster: Header kompakter, Zusammenfassung und Kenntnisse erweitert (KI-Fokus), Trainings stark gekuerzt, Veroeffentlichungen in Ausbildung integriert. Sinn-Check selbst macht Thomas in seinem Tempo, dann gemeinsames Review.
+2026-04-28 17:56 | S10 | S10 abgeschlossen. Aufgabe 1 (DOCX-Heading-Farbe und H1+H2-Bold) komplett geloest: Farb-Audit 0B5394 zu 3C68AE in vier Dateien, Linked-Char-Style-Diagnose und Fix in build-reference-docx.py (HEADING_COLOR_STYLES um Heading1Char/2Char/3Char erweitert, neue set_heading_bold-Funktion). Aufgabe 2 (cv.md Sinn-Korrekturen) komplett geloest: 18 Sprach- und Stilkorrekturen plus Methodik-Umsortierung nach Projekt-Lifecycle, atomar via Python-aus-Disk umgesetzt. Aufgabe 3 (Buzzword-Erweiterung KI-Block) komplett geloest: KI-Sektion umstrukturiert nach Thomas-Layout mit Edge-AI-Stack-Buendel-Sektion am Ende inklusive Quantisierung, Modell-Formaten und Software-Stack. Aufgabe 4 (PDF-Layout) teilweise geloest mit Trade-off: H1 ohne Trennlinie, H2 schwarze 8.6 cm 1.25 pt Trennlinie analog DOCX, H3 in DesTEngS-Blau und nicht fett, erste Seite ohne graue Header-Trennlinie und Foto plus H1 nahe Top-Margin via vspace-1.16cm. Body-Spacings bleiben etwas groesser als Header (parskip-Glue-Eliminierung kostet 2-3 zusaetzliche Seiten, deshalb ruecknahme). Pagebreaks bei Trainings/Kenntnisse/Berufliche-Stationen koennen unschoen sein. Sandbox-Build-Setup mit pdflatex und lmodern in /tmp/sbxbuild eingerichtet, Page-Layout-Tendenzen 1zu1 vergleichbar zu Thomas Setup. Lessons-learned Block in agent-prompt.md und teilgebiete/01-lebenslauf.md festgehalten: Sandbox-Build vor Iterationen, Layout-Eingriffe einzeln testen, parskip-Glue ist essentiell, Pandoc 3.x emittiert minipage[t] mit parboxrestore in Tabellen-Cells, titlesec vertraegt kein par im after-code, nopagebreak in longtable ist als noalign ueberschrieben. Strategische Entscheidung mit Thomas: PDF-Pipeline wird in S12 mit professioneller CV-LaTeX-Klasse moderncv oder awesome-cv oder typst neu aufgesetzt. cv.md bleibt single source of truth, Daten-Extraktion via Custom-Pandoc-Filter oder Build-Skript-Erweiterung. S11 davor nur fuer Lebenslauf-Inhalt: Methodik-Sektion ergaenzen und inhaltliche Kleinigkeiten. DOCX-Stand ist gut und einsatzbereit. agent-prompt.md und teilgebiete/01-lebenslauf.md mit S10-Doku und S11-S12-Plan fortgeschrieben.
+2026-04-28 19:39 | S11 | Methodik-Sektion in cv.md erweitert nach Diskussion mit Thomas: 7 Eintraege ersetzt durch 12 Eintraege in Project-Lifecycle-Reihenfolge (Konzepterstellung, Machbarkeitsstudien, Anforderungsanalyse / Requirements Engineering, Spezifikationserstellung, Technologie-Evaluierung und -Auswahl, System-Architektur und -Design, SW-Architektur und -Design, Verifikation und Validierung, System Integration, Technische Dokumentation, Systematische Fehleranalyse, Projektmanagement). Software-Design-Konflikt mit der bestehenden Kenntnisse-Subsection ueber Variante 1 geloest (Methodik-Eintrag heisst SW-Architektur und -Design, Subsection-Titel bleibt). Test als Verifikation und Validierung formuliert. Anforderungsanalyse und Spezifikationserstellung bleiben getrennte Schritte. Querschnittsthemen Risikomanagement QS Konfigurationsmanagement Reviews Vorgehensmodelle bewusst weggelassen. Inbetriebnahme und Uebergabe weggelassen. Systematische Fehleranalyse beibehalten nach Argumentation V&V deckt SFA nicht ab. Atomarer Replace via Python-aus-Disk mit os.replace, Edit-Tool fuer cv.md vermieden. Doppelter Naechste-Schritte-Block in teilgebiete/01-lebenslauf.md aus S10 konsolidiert. teilgebiete/01-lebenslauf.md um S11-Block ergaenzt. agent-prompt.md Aktueller-Stand-Abschnitt fuer S11 fortgeschrieben mit verbleibender S11-Aufgabe inhaltliche Kleinigkeiten und unveraendertem S12-Plan PDF-Pipeline-Refactoring.
+2026-04-28 21:45 | S11 | Session-Abschluss S11 mit zweitem Teil. Inhaltliche Kleinigkeiten in cv.md umgesetzt: 1. Ausbildung-Zeile TUEV-Zertifikat-Display-Text auf 'Zertifikat (Link funktioniert im Browser)' gekuerzt. 2. FBH-Eintrag 'Low-Power-Transimpedanzverstaerker-GaAs-MMICs' zu 'Low-Power Transimpedanzverstaerker-GaAs-MMICs' (Bindestrich nach Low-Power weg). 3. Promotions-Hinweis 'berufsbegleitend, abgeschlossen 2001' zu 'berufsbegleitend abgeschlossen im Jahr 2001'. 4. 'Mixed-Mode-S-Parameter' zu 'Mixed-Mode S-Parameter' an zwei Stellen (Multilink und Kenntnisse-Sektion), korrigiert eine Falsch-Anwendung der S10-Komposita-Regel. 5. Trainings-Eintrag 2016 von 'Keysight High Speed Digital class using ADS' auf 'Keysight, low9-quote High Speed Digital class using ADS ascii-quote' konform zur bestehenden Trainings-Konvention; doppeltes Leerzeichen aus Vorlage als Tippfehler normalisiert; Schluss-Anfuehrungszeichen U+201D durch ASCII-Doublequote ersetzt nach Rueckfrage. Atomarer Replace via Python-aus-Disk mit os.replace, Pre-Replace-Treffer-Check 1-1-1-2-1, Post-Replace-Verifikation per Suchcounts. Datei-Delta cv.md 22391 zu 22393 Bytes. Visuelle DOCX-Pruefung durch Thomas erfolgt und freigegeben; PDF nicht geprueft, da S12 die PDF-Pipeline neu aufsetzt. teilgebiete/01-lebenslauf.md um S11-Teil-2-Block ergaenzt. agent-prompt.md Aktueller-Stand-Abschnitt fuer Session-Ende und S12-Naechste-Session fortgeschrieben (S12-Plan: Tool-Recherche moderncv vs awesome-cv vs typst, cv.md bleibt single source of truth, Daten-Extraktion via Custom-Pandoc-Filter oder Build-Skript-Erweiterung, Implementierung, Sandbox-Test, visuelle Verifikation durch Thomas, Teilgebiet 01 nach Freigabe abschliessen). Edit-Tool-Vermeidung in S11 durchgehend eingehalten.

checkpoint.ps1

@@ -5,23 +5,68 @@
 # .checkpoint-pending.txt, haengt einen Eintrag an changelog.md
 # an (mit aktuellem Timestamp vom lokalen PC), fuehrt einen
 # Git-Commit aus und loescht die Pending-Datei.
+#
+# Robust gegen problematische Eingabedaten:
+# - Doppelte Anfuehrungszeichen in der Zusammenfassung werden
+#   sauber durchgereicht, weil die Commit-Message via
+#   "git commit -F <tempfile>" uebergeben wird (keine
+#   Shell-Argument-Quoting-Probleme).
+# - Pipe-Zeichen "|" in der Zusammenfassung werden abgelehnt,
+#   weil sie mit dem Changelog-Format
+#   Timestamp | Session | Summary kollidieren.
+# - Whitespace und Zeilenumbrueche in der Zusammenfassung
+#   werden zu einem Leerzeichen normalisiert.
+# - Bei Fehler im Hauptablauf wird der Anhang an changelog.md
+#   und die Index-Stagung von changelog.md zurueckgerollt,
+#   sodass der naechste Lauf nicht doppelt anhaengt.
+# - Eine verwaiste .git/index.lock wird vor dem Lauf erkannt
+#   und mit klarer Anleitung gemeldet.
 # ============================================================
 
 $ErrorActionPreference = 'Stop'
 
-# Repo-Root = Ordner, in dem dieses Skript liegt
+# --- Pfade -------------------------------------------------
 $repoRoot = $PSScriptRoot
 Set-Location $repoRoot
 
 $pendingFile   = Join-Path $repoRoot '.checkpoint-pending.txt'
 $changelogFile = Join-Path $repoRoot 'changelog.md'
+$gitDir        = Join-Path $repoRoot '.git'
+$indexLock     = Join-Path $gitDir   'index.lock'
 
-# --- Pending-Datei lesen -----------------------------------
+$utf8NoBom = New-Object System.Text.UTF8Encoding $false
+
+# --- Pre-flight Checks -------------------------------------
 if (-not (Test-Path $pendingFile)) {
     Write-Error ".checkpoint-pending.txt nicht gefunden."
     exit 1
 }
+if (-not (Test-Path $changelogFile)) {
+    Write-Error "changelog.md nicht gefunden."
+    exit 1
+}
+if (-not (Test-Path $gitDir)) {
+    Write-Error ".git-Verzeichnis nicht gefunden ($gitDir)."
+    exit 1
+}
+if (Test-Path $indexLock) {
+    Write-Error ".git/index.lock existiert bereits. Eine vorherige Git-Operation hat sich nicht aufgeraeumt. Falls kein Git-Prozess mehr laeuft, manuell loeschen: Remove-Item '$indexLock' -Force"
+    exit 1
+}
 
+# changelog.md darf vor dem Lauf keine lokalen Aenderungen haben,
+# damit ein eventueller Rollback eindeutig bleibt.
+$clStatus = & git status --porcelain -- changelog.md 2>$null
+if ($LASTEXITCODE -ne 0) {
+    Write-Error "git status fehlgeschlagen (Exit Code $LASTEXITCODE). Liegt das Repo in einem konsistenten Zustand vor?"
+    exit 1
+}
+if ($null -ne $clStatus -and ($clStatus -join '').Trim() -ne '') {
+    Write-Error "changelog.md hat lokale Aenderungen. Bitte erst per Hand committen oder mit 'git checkout -- changelog.md' verwerfen, bevor checkpoint.cmd laeuft."
+    exit 1
+}
+
+# --- Pending-Datei einlesen --------------------------------
 $lines = Get-Content $pendingFile -Encoding UTF8
 if ($lines.Count -lt 2) {
     Write-Error ".checkpoint-pending.txt muss mindestens 2 Zeilen enthalten (Session, Zusammenfassung)."
@@ -29,8 +74,10 @@ if ($lines.Count -lt 2) {
 }
 
 $session = $lines[0].Trim()
-$summary = ($lines | Select-Object -Skip 1 | Where-Object { $_.Trim() -ne '' }) -join ' '
-$summary = $summary.Trim()
+$summaryLines = $lines | Select-Object -Skip 1 | Where-Object { $_.Trim() -ne '' }
+$summary = ($summaryLines -join ' ')
+# Whitespace und Steuerzeichen normalisieren
+$summary = ($summary -replace '\s+', ' ').Trim()
 
 if ([string]::IsNullOrWhiteSpace($session)) {
     Write-Error "Session-Nummer (Zeile 1) ist leer."
@@ -44,49 +91,94 @@ if ([string]::IsNullOrWhiteSpace($summary)) {
     Write-Error "Zusammenfassung (Zeile 2+) ist leer."
     exit 1
 }
+if ($summary -match '\|') {
+    Write-Error "Zusammenfassung enthaelt das Pipe-Zeichen '|', das mit dem Changelog-Format Timestamp | Session | Summary kollidiert. Bitte ersetzen."
+    exit 1
+}
 
 # --- Timestamp und Eintrag bauen ---------------------------
 $timestamp = Get-Date -Format 'yyyy-MM-dd HH:mm'
-$entry = "$timestamp | $session | $summary"
+$entry     = "$timestamp | $session | $summary"
+$commitMsg = "${session}: $summary"
 
 Write-Host ""
 Write-Host "[checkpoint] Neuer Eintrag:" -ForegroundColor Cyan
 Write-Host "  $entry"
 Write-Host ""
 
-# --- Eintrag an changelog.md anhaengen ---------------------
-# Immer erst sicherstellen, dass die Datei mit einem Zeilenumbruch endet.
-$utf8NoBom = New-Object System.Text.UTF8Encoding $false
+# --- Backup fuer Rollback und Temp-Message-Datei -----------
+$originalChangelog = [System.IO.File]::ReadAllText($changelogFile, $utf8NoBom)
+$tempMsgFile = Join-Path ([System.IO.Path]::GetTempPath()) ("checkpoint-msg-" + [guid]::NewGuid().ToString() + ".txt")
 
-if (Test-Path $changelogFile) {
-    $existing = [System.IO.File]::ReadAllText($changelogFile, $utf8NoBom)
-    if ($existing.Length -gt 0 -and -not ($existing.EndsWith("`n"))) {
+# --- Hauptablauf -------------------------------------------
+$success  = $false
+$errorMsg = $null
+try {
+    # 1. Sicherstellen, dass changelog.md mit Newline endet
+    if ($originalChangelog.Length -gt 0 -and -not ($originalChangelog.EndsWith("`n"))) {
         [System.IO.File]::AppendAllText($changelogFile, "`r`n", $utf8NoBom)
     }
-} else {
-    Write-Error "changelog.md nicht gefunden."
+
+    # 2. Eintrag anhaengen
+    [System.IO.File]::AppendAllText($changelogFile, $entry + "`r`n", $utf8NoBom)
+    Write-Host "[checkpoint] An changelog.md angehaengt." -ForegroundColor Green
+
+    # 3. Commit-Message-Datei schreiben (UTF-8 ohne BOM)
+    [System.IO.File]::WriteAllText($tempMsgFile, $commitMsg + "`n", $utf8NoBom)
+
+    # 4. git add -A
+    & git add -A
+    if ($LASTEXITCODE -ne 0) {
+        throw "git add fehlgeschlagen (Exit Code $LASTEXITCODE)."
+    }
+
+    # 5. git commit -F <tempfile> (umgeht Shell-Argument-Quoting)
+    & git commit -F $tempMsgFile
+    if ($LASTEXITCODE -ne 0) {
+        throw "git commit fehlgeschlagen (Exit Code $LASTEXITCODE)."
+    }
+
+    Write-Host "[checkpoint] Commit erstellt: $commitMsg" -ForegroundColor Green
+    $success = $true
+}
+catch {
+    $errorMsg = $_.Exception.Message
+}
+finally {
+    # Temp-Message-Datei aufraeumen
+    if (Test-Path $tempMsgFile) {
+        Remove-Item $tempMsgFile -Force -ErrorAction SilentlyContinue
+    }
+}
+
+if (-not $success) {
+    Write-Host ""
+    Write-Host "[checkpoint] FEHLER: $errorMsg" -ForegroundColor Red
+    Write-Host "[checkpoint] Rollback wird ausgefuehrt..." -ForegroundColor Yellow
+
+    # changelog.md auf Original-Stand zurueckschreiben
+    try {
+        [System.IO.File]::WriteAllText($changelogFile, $originalChangelog, $utf8NoBom)
+        Write-Host "[checkpoint] changelog.md auf Original-Stand zurueckgerollt." -ForegroundColor Yellow
+    } catch {
+        Write-Host "[checkpoint] WARNUNG: Rollback von changelog.md fehlgeschlagen ($($_.Exception.Message))." -ForegroundColor Red
+    }
+
+    # Index-Stagung fuer changelog.md auf HEAD zuruecksetzen
+    & git restore --staged -- changelog.md 2>$null | Out-Null
+    if ($LASTEXITCODE -ne 0) {
+        # Fallback fuer aelteres Git ohne 'restore'
+        & git reset HEAD -- changelog.md 2>$null | Out-Null
+    }
+
+    Write-Host "[checkpoint] FEHLGESCHLAGEN - .checkpoint-pending.txt bleibt erhalten fuer einen erneuten Lauf." -ForegroundColor Red
     exit 1
 }
 
-[System.IO.File]::AppendAllText($changelogFile, $entry + "`r`n", $utf8NoBom)
-Write-Host "[checkpoint] An changelog.md angehaengt." -ForegroundColor Green
-
-# --- Git add + commit --------------------------------------
-& git add -A
-if ($LASTEXITCODE -ne 0) {
-    Write-Error "git add fehlgeschlagen (Exit Code $LASTEXITCODE)."
-    exit $LASTEXITCODE
+# --- Pending-Datei loeschen (nicht fatal wenn das fehlschlaegt) ---
+try {
+    Remove-Item $pendingFile -Force
+    Write-Host "[checkpoint] .checkpoint-pending.txt entfernt." -ForegroundColor Green
+} catch {
+    Write-Host "[checkpoint] WARNUNG: .checkpoint-pending.txt konnte nicht geloescht werden ($($_.Exception.Message)). Bitte manuell entfernen." -ForegroundColor Yellow
 }
-
-$commitMsg = "${session}: $summary"
-& git commit -m $commitMsg
-if ($LASTEXITCODE -ne 0) {
-    Write-Error "git commit fehlgeschlagen (Exit Code $LASTEXITCODE)."
-    exit $LASTEXITCODE
-}
-
-Write-Host "[checkpoint] Commit erstellt: $commitMsg" -ForegroundColor Green
-
-# --- Pending-Datei loeschen --------------------------------
-Remove-Item $pendingFile -Force
-Write-Host "[checkpoint] .checkpoint-pending.txt entfernt." -ForegroundColor Green

teilgebiete/01-lebenslauf.md

@@ -0,0 +1,435 @@
+# Teilgebiet 01: Lebenslauf-Optimierung
+
+## Ziel
+
+Universeller CV (eine Version) für Consulting-Agenturen, der Thomas als freiberuflichen Ingenieurdienstleister und AI Consultant positioniert. Ziellänge: 4–5 Seiten (aktuell 7). KI klar priorisiert, Elektronik-Kompetenz als wertvolles Differenzierungsmerkmal erhalten.
+
+## Zielgruppe des CVs
+
+Primär: Recruiting-Mitarbeiterinnen von Consulting-Agenturen (sekundäre Zielgruppe laut marketing.md). Diese scannen CVs in 30–60 Sekunden auf Keyword-Passung und entscheiden dann, ob sie weiterlesen.
+
+## Analyse des Ist-Zustands
+
+### Stärken
+- Portraitfoto vorhanden und professionell
+- Berufserfahrung chronologisch klar gegliedert
+- Bei einigen Stationen bereits gute Mehrwert-Formulierungen (z.B. Infineon: "Verhinderte eine Verzögerung der IC-Evaluierung")
+- KI-Projekte stehen bereits im oberen Bereich
+
+### Schwächen
+1. **Zusammenfassung nicht auf KI ausgerichtet:** Kein KI-Keyword in den Branchenaufzählungen, TÜV-Zertifikat fehlt komplett, "Hardware Design" gleichberechtigt mit KI genannt.
+2. **Seitenbudget falsch verteilt:** KI-Inhalte ca. 1,5 Seiten vs. HF/Hardware ca. 4,5 Seiten. Über 60% des CVs beschreiben Tätigkeiten außerhalb des strategischen Fokus.
+3. **DesTEngS-Block mischt Leistungskatalog mit Projekten:** Unterpunkte unter "Generative KI" und "Elektronik Entwicklung" lesen sich wie ein Dienstleistungskatalog, während die Projekte danach nochmals separat erscheinen → Redundanz (z.B. KI-Workshops doppelt).
+4. **ASMPT Ethernet-Block (Nov 2020–Mai 2024) zu detailliert:** Ca. 2 Seiten für ein einzelnes Projekt, dessen Kerninhalt (Ethernet-Feldbus) kein strategischer Fokus ist.
+5. **Stil "Angestellter" bei älteren Stationen:** "Entwicklungsingenieur bei Siemens" statt Consultant-Perspektive.
+6. **Kenntnisse-Abschnitt verwässert:** Veraltete Technologien (AEL, Pascal, Ada, Assembler) stehen neben aktuellen KI-Tools. KI-Strategiebegriffe fehlen (Prompt Engineering, LLM Evaluation, KI-Strategie).
+7. **Trainings-Abschnitt zu lang:** Viele veraltete Einträge (GSM-Kurse 1998, Aplac 2001).
+8. **Fehlende Mehrwert-Perspektive bei ASMPT:** Längste und aktuellste Station beschreibt fast ausschließlich Tätigkeiten, kaum Kundenmehrwert.
+
+## Optimierungsstrategie
+
+### S1 — Zusammenfassung komplett neu schreiben
+- KI und TÜV-Zertifikat in den ersten Satz
+- Branchenliste ersetzen durch Kompetenz-Cluster: Generative KI, Software Design, System Integration, Test & Automatisierung
+- "30+ Jahre Ingenieurerfahrung" beibehalten als Differenzierer
+- "Freiberuflicher Consultant seit 2011" statt "seit 2011 ausschließlich freiberuflich tätig"
+- Mehrwert-Aussage ergänzen (was der Kunde davon hat)
+
+### S2 — DesTEngS-Block umstrukturieren
+- Den generischen Leistungskatalog entfernen (diese Information gehört in den One-Pager, nicht in den CV)
+- Stattdessen: KI-Projekte als eigenständige, prominente Einträge mit Kundenname, Zeitraum und Mehrwert
+- KI-Workshops mit konkreten Ergebnissen/Outcomes versehen
+
+### S3 — ASMPT-Block straffen
+- ASMPT Aug 2024–Feb 2026 (KI-Workshop + ArxmlGenerator): Behalten und KI-Anteil hervorheben
+- ASMPT Nov 2020–Mai 2024 (Ethernet-Feldbus): Radikal kürzen auf ca. 8–10 Zeilen. Fokus auf übertragbare Kompetenzen: Konzepterstellung, Protokoll-Evaluierung, Tool-Entwicklung, Test-Automatisierung. Tiefe HF/Ethernet-Details entfernen.
+
+### S4 — Magna, Infineon, Kathrein: Moderat kürzen
+- Magna (2018–2020): LIDAR und xDiagnostics sind aktuell relevant (Automotive, Embedded, Requirements). EMV/Signalintegrität kürzen. Ca. 6–8 Zeilen.
+- Infineon (2014–2018): Signal-Integrity-Kern behalten, aber Details zu 77-GHz-Radar und EM-Feldsimulationen kürzen. Mehrwert-Beispiele behalten. Ca. 6–8 Zeilen.
+- Kathrein (2015): Stark kürzen auf 2 Zeilen (HF-Tests, Automatisierung mit Matlab/Ruby).
+
+### S5 — Alcatel-Lucent, Ubidyne, Toshiba, Siemens, Multilink, FBH, HMI: Kompakt halten
+- Alcatel-Lucent (2011–2014): Kürzen auf ca. 6–8 Zeilen. LTE/WiFi-Kontext behalten, Mehrwert-Beispiele behalten, HF-Messdetails stark reduzieren.
+- Ubidyne (2006–2011): Führungserfahrung und Teamaufbau hervorheben (10 MA, Prozesserstellung, Projektmanagement). HF-Details radikal kürzen. Ca. 6–8 Zeilen.
+- Toshiba (2003–2006): Kürzen auf 4–5 Zeilen. OIF/MIPI-Normungsarbeit und Senior-Rolle betonen.
+- Siemens (1998–2000): Kürzen auf 3–4 Zeilen. HF-Modul-Verantwortung behalten.
+- Multilink (2000–2002): Kürzen auf 3–4 Zeilen. System-Level-Arbeit betonen.
+- FBH Promotion (1994–1998): Kürzen auf 2–3 Zeilen. Promotion erwähnen, Details in Ausbildungs-Abschnitt.
+- HMI (1990–1992): 1–2 Zeilen oder in Ausbildung integrieren.
+
+### S6 — Kenntnisse-Abschnitt reorganisieren
+- KI ganz oben, erweitert um: KI-Strategie & Potenzialanalyse, Prompt Engineering, LLM Evaluation & Benchmarking
+- Software Design: Python prominent, C++/Matlab behalten, veraltete Sprachen (Ada, Pascal, AEL, Assembler, Basic) entfernen
+- IT: Kürzen, nur aktuelle Tools
+- Engineering Software: Kürzen, nur noch die wichtigsten
+- Messtechnik: Stark kürzen oder in eine Zeile zusammenfassen
+- Veraltete Einzeltechnologien entfernen
+
+### S7 — Trainings kürzen
+- Behalten: AI Consultant TÜV-Zertifikat (2025), Management (2008), Führung und Organisation (2007), Ansys SIwave (2016), Keysight ADS (2016)
+- Entfernen: Erste-Hilfe, Marketing 2011, Pulsonix, HFSS, MS Project, Gedächtnistraining, Aplac, Persönlichkeitsentwicklung, ADS RF Class 1999, BWL-Seminar, Mobilfunk-Kurse
+
+### S8 — Durchgängig Consultant-Perspektive
+- Bei allen Stationen seit 2011: "Consultant bei X" beibehalten (ist bereits so)
+- Bei Stationen vor 2011: Titel beibehalten (waren ja tatsächlich Anstellungen), aber in der Beschreibung wo möglich Mehrwert und Verantwortung betonen statt reine Tätigkeitsbeschreibung
+
+## Getroffene Entscheidungen
+
+- **Seitenumfang:** 4–5 Seiten Ziel, HF/Hardware komprimiert, KI und Software/SI in voller Detailtiefe (wegen Keyword-Matching durch Agentursoftware)
+- **Stationen:** Alle Stationen beibehalten; HF-lastige Stationen (Kathrein, Siemens, FBH, HMI) nur gekürzt wo anderer Inhalt vorhanden; bei reinen HF-Stationen bleibt der Inhalt (sonst leere Station)
+- **DesTEngS-Block:** Umstrukturiert zu KI-Workshops (mit Kundennamen), KI-Beratungen, KI-Anwendung, KI-gestützte Dokumentationen
+- **ASMPT Ethernet (2020–2024):** Detailliert belassen, da SI/Software-Inhalte für Agentursoftware-Matching relevant; Success Stories erhalten
+- **Kenntnisse KI:** Erweitert um KI-Strategieentwicklung, Prompt Engineering, Context Engineering, LLM-Evaluierung, Multimodale KI, DSGVO, NLP, Edge AI, On-Premise KI-Infrastruktur, Agentic AI, Generative AI (GenAI), RAG mit Embedding Models und Vektor-Datenbanken
+- **Kenntnisse Software Design:** Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow), REST API Integration, Python KI-Module (transformers, openai, anthropic, tiktoken), IronPython aus Kenntnissen entfernt (bleibt in Infineon-Station)
+- **Kenntnisse Methodik:** Neuer Abschnitt mit 7 Einträgen (Konzepterstellung, Spezifikationserstellung, Systematische Fehleranalyse, Technologie-Evaluierung und -Auswahl, Machbarkeitsstudien, Technische Dokumentation, Projektmanagement)
+- **Trainings:** Gekürzt auf 6 Einträge (AI Consultant TÜV 2025, Ansys SIwave 2016, Keysight ADS 2016, Management 2008, Führung 2007, Gedächtnistraining 2006, Persönlichkeitsentwicklung 2000)
+- **Suchbegriff-Optimierung:** Begriffe so formuliert, dass Agentursoftware bei gängigen Suchstrings Treffer findet (z.B. „KI-Strategie", „Prompt Engineering", „Agentic AI", „Edge AI", „GenAI", „NLP")
+- **Evaluation vs. Evaluierung:** Deutsch konsequent „Evaluierung", englisch „Evaluation Board" beibehalten
+- **Berufstätigkeit aufgeteilt:** „Projekte als freiberuflicher Consultant" (ab 2011) und „Berufliche Stationen vor der Selbständigkeit" (vor 2011)
+- **LLM-Evaluierung:** Kein eigener Punkt mehr, sondern in den LLM-Hauptpunkt integriert
+- **LinkedIn/Freelance.de:** Korrekte Profil-URLs eingebaut, als klickbare Links
+- **Portraitfoto:** foto-wrba_2026_6782_1.jpg ausgewählt und eingebettet
+- **Seitenumfang (final):** 7 Seiten — von Thomas akzeptiert, da Inhalt sehr gut passend
+
+## Wendepunkt S05 — Tool-Wechsel zu Pandoc + LuaLaTeX
+
+Die in S04 mit docx-js erstellte Version hatte strukturelle typographische Mängel (Widows/Orphans, Spalten-Layout bei Ausbildung, fehlende Kontaktlabels, Schriftsatz bei Einheiten wie „6 GHz", etc.). Eine Analyse hat ergeben, dass docx-js für den gewünschten typographischen Anspruch das falsche Werkzeug ist — die Grenzen liegen zum Teil am Tool, zum Teil strukturell am .docx-Format selbst.
+
+**Neue Strategie 1:** Eine Quelle (Markdown), zwei Zielformate mit unterschiedlichem Anspruch:
+- **PDF** via Pandoc + LuaLaTeX mit eigenem LaTeX-Template → tadellose Typographie, IBM Plex Sans (DesTEngS-neue-Hausschrift, siehe Teilgebiet 25), für Direktkanäle (Website, persönliche Bewerbungen).
+- **DOCX** via Pandoc mit `reference-doc.docx` → semantisch sauber, Calibri, bewusst schlicht, für Consulting-Agenturen (die das Layout beim Umbau in ihr Template ohnehin überschreiben).
+
+## Getroffene Entscheidungen (ergänzt in S05)
+
+- **Quellformat:** Markdown (aufbauend auf V10-Inhalt, um Änderungen in Git lesbar zu halten und Pandoc-native Pipelines zu nutzen).
+- **PDF-Toolchain:** Pandoc → LuaLaTeX (wegen fontspec/OpenType und voller `microtype`-Unterstützung).
+- **DOCX-Toolchain:** Pandoc mit Reference-Doc (Starter-Version von Pandoc generiert; Styles iterativ in Word anzupassen).
+- **Schriften:** PDF nutzt IBM Plex Sans (Plex Sans/Mono), DOCX nutzt Calibri (weil Agenturen eh umbauen und Calibri universell verfügbar ist — keine Font-Substitutions-Risiken).
+- **TeX-Distribution:** MiKTeX (Windows, on-the-fly package installation).
+- **Ordnerstruktur:** `artefakte/01-lebenslauf/` wurde in Unterordner gegliedert: `source/`, `templates/`, `build/`, `output/`, `entwuerfe/` (für die MD-Entwürfe v1–v10) und `archiv/` (für die alten docx-js-Ausgaben).
+- **Foto-Umbenennung:** Die Foto-Datei wurde von `©foto-wrba_2026_6782_1.jpg` auf `foto-wrba_2026_6782_1.jpg` umbenannt, um Encoding-Probleme in Build-Pfaden zu vermeiden.
+- **Draft-Marker in cv.md entfernt:** Der H1-Suffix „— Entwurf V10", die Review-Blockquote und der Platzhalter-Bullet „- Portraitfoto" wurden aus `source/cv.md` entfernt (reine Meta-Elemente, kein CV-Inhalt).
+- **Status Teilgebiet 01 auf „in Bearbeitung"** gesetzt im zentral-index.md.
+
+## Iteration A (S06) — Ausbildung als 2-Spalten-Layout
+
+**Erster Versuch (verworfen) — Definition-List:** Quellseitig als Pandoc-Definition-List umgesetzt, im PDF mit `enumitem`-Konfiguration der `description`-Liste sauber 2-spaltig. Im DOCX rendert Pandoc Definition-Lists aber als zwei separate Absatzstile (`DefinitionTerm` und `Definition`) — Word kann zwei Absätze nicht ohne weiteres optisch in eine Zeile zwingen, ein echtes 2-Spalten-Layout im DOCX ist mit Definition-Lists nicht erreichbar. Das war beim ersten Build-Test sichtbar (Datum fett auf eigener Zeile, Inhalt darunter).
+
+**Revision — Tabellen-Variante (aktiv):** Die Markdown-Quelle nutzt eine Pandoc-Multiline-Tabelle ohne Header (zwei Strich-Zeilen als äußere Begrenzung, vier Datenzeilen, blank-lines zwischen Einträgen). Pandoc rendert daraus eine `longtable` mit Minipage-Auto-Wrap im PDF und eine native Word-Tabelle im DOCX — beides ergibt echtes 2-Spalten-Verhalten und ist bei Agenturen mindestens so robust wie eine Definition-List (eine 4-zeilige 2-Spalten-Tabelle ist Word-Standardrepertoire).
+
+**Quellseitig (`source/cv.md`):** Multiline-Tabelle mit Strich-Verhältnis 10:70. Pandoc berechnet daraus Spaltenbreiten von ca. 14 % (Datum) und 80 % (Inhalt) der Textbreite.
+
+**PDF-Pfad (`templates/template.tex`):** Neuer Abschnitt „Tabellen": `booktabs` und `longtable` werden geladen, die Linienbreiten (`\heavyrulewidth`, `\lightrulewidth`, `\cmidrulewidth`) auf 0 pt gesetzt, ebenso `\aboverulesep` und `\belowrulesep`. `\LTpre`/`\LTpost` auf 0.4 em reduziert (Default ist `\bigskipamount`). Damit rendert die Tabelle rahmenlos und mit kompaktem Vertikalabstand.
+
+**DOCX-Pfad:** Pandoc rendert die Tabelle als native Word-Tabelle (`<w:tbl>` mit vier `<w:tr>` und acht `<w:tc>`), Default-Tabellenstil ohne expliziten Pandoc-Stil. Das Feinstyling (Spaltenbreite, Rahmen aus, vertikale Abstände) erfolgt in der `reference.docx` (Iteration B), entweder über den Default-Tabellenstil oder einen benannten Tabellenstil.
+
+**Sandbox-Verifikation der Revision:** Pandoc-LaTeX-Output zeigt `\begin{longtable}[]{@{}ll@{}}` mit vier Datenzeilen, Minipage-Spalten (0.14 + 0.80), korrekte URL-Escapung. Pandoc-DOCX-Output enthält genau eine Tabelle mit vier Zeilen und acht Zellen im Ausbildungs-Bereich, keine Reste der zwischenzeitlich genutzten Definition-List-Stile.
+
+**Visuelle Bestätigung im PDF:** Layout im Tabellen-Format wie gewünscht (linke Spalte Datum normal, rechte Spalte Titel fett, Beschreibung normal). Visuelle Bestätigung im DOCX steht nach erstem Build der Revision aus.
+
+**Hotfix Build-Fehler (S06, Teil 1):** Beim ersten Build der Tabellen-Revision schlug LuaLaTeX mit `! LaTeX Error: No counter 'none' defined.` in der Spaltenangabe `p{(\columnwidth - 2\tabcolsep) * \real{0.8554}}` fehl. Erste Vermutung: Thomas' Pandoc-Version (3.x) emittiert für Tabellen-Spaltenbreiten einen calc-basierten Multiplikator, der das Pandoc-Hilfsmakro `\real` und das `calc`-Paket voraussetzt. Ergänzung von `\usepackage{array}`, `\usepackage{calc}` und `\providecommand{\real}[1]{#1}` im Tabellen-Block des Templates. Sandbox-Verifikation mit synthetischem Pandoc-3.x-Spalten-Format kompilierte zu PDF ohne Fehler — die echte Ursache war damit aber noch nicht behoben.
+
+**Hotfix Build-Fehler (S07, eigentliche Ursache):** Der Folgebuild auf Thomas' System lieferte unverändert `! LaTeX Error: No counter 'none' defined.` Recherche ([Pandoc-Issue #11201](https://github.com/jgm/pandoc/issues/11201)) zeigte den eigentlichen Auslöser: Pandoc 3.x emittiert für unnummerierte Tabellen direkt vor dem `\begin{longtable}` die Zeile `\def\LTcaptype{none}` — ohne den Counter `none` zu definieren. Pandocs eigene Default-Vorlage definiert ihn (commit d835461 in 3.8.2.1 nachgezogen), aber Custom-Templates müssen das selbst tun. Sobald longtable intern `\refstepcounter{\LTcaptype}` aufruft, bricht LaTeX ab. Behoben durch eine Zeile `\newcounter{none}` direkt nach dem `\providecommand{\real}` im Tabellen-Block. Sandbox-Reproduktion lieferte exakt den gleichen Fehlertext und wurde durch den Fix behoben. Anschließender Build auf Thomas' System: PDF erfolgreich erzeugt, Ausbildungs-Layout im PDF visuell bestätigt.
+
+**Lehre für die Sandbox-Verifikation:** Pandocs `\def\LTcaptype{none}`-Bug tritt nur auf, wenn longtable den Counter intern referenziert. Sandbox-Pandoc 2.9 emittiert weder die calc-basierten Spaltenbreiten noch `\def\LTcaptype{none}` — die Sandbox kann diesen Bug also nicht reproduzieren, indem sie einfach pandoc auf cv.md laufen lässt. Synthetische Mini-Tex-Beispiele bleiben für Pandoc-3.x-spezifische Bugs die einzige verlässliche Verifikationsquelle.
+
+**Visuelle Bestätigung im DOCX:** Tabelle sieht gut aus, nur die Default-Word-Tabellenrahmenlinien sind noch sichtbar; der Rahmen-Aus geht in Iteration B über die `reference.docx`.
+
+**Visuelle Bestätigung im PDF (S07):** Ausbildungs-Layout entspricht der Vorgabe — linke Spalte Datum normal, rechte Spalte Titel fett mit Beschreibung. Iteration A damit inhaltlich abgeschlossen.
+
+**Build-UX-Fix (S07):** `build/build.ps1` ergänzt um `Start-Sleep -Seconds 3` nach jedem fehlschlagenden Build-Schritt (Pflichtdatei-Check, PDF, DOCX). Bei Doppelklick auf `checkpoint.cmd`-artigen Aufruf schließt sich das PowerShell-Fenster sonst sofort und Fehlermeldungen sind nicht lesbar. Bei mehreren Fehlern in einem Lauf akkumulieren sich die Pausen — gewollt.
+
+## Iteration B (S07) — `reference.docx` programmatisch bauen
+
+**Ansatz:** Anstatt die `reference.docx` manuell in Word zu pflegen (nicht versionierbar, nicht reproduzierbar), wird sie durch ein Python-Skript `build/build-reference-docx.py` aus Pandocs Default-Reference erzeugt und gezielt angepasst. Nur Python-Stdlib (`zipfile`, `xml.etree.ElementTree`, `subprocess`, `re`) — keine pip-Abhängigkeit. Das Skript läuft unter Sandbox-Pandoc 2.9 und Thomas' Pandoc 3.x gleichermaßen, weil es die Pandoc-Default-Reference per `pandoc --print-default-data-file reference.docx` zur Laufzeit zieht. Manueller Aufruf vor jedem `build.ps1`, wenn Stile geändert wurden.
+
+**B1 — Schriften und Tabellen:**
+
+- Theme-Schriften `majorFont` und `minorFont` beide auf `Calibri` umgestellt (Pandoc 3.x setzt sie als Default auf `Aptos Display` und `Aptos`, Sandbox-Pandoc 2.9 auf `Calibri` und `Cambria`).
+- Defensive Maßnahme: alle direkten Schriftnamen-Referenzen in `styles.xml` (z.B. `<w:rFonts w:ascii="..." />`) auf Calibri umgestellt, ausgenommen Code-Schriften (Consolas, Courier, ...). In der Pandoc-3.x-Variante kommt das mit 0 Treffern aus, in zukünftigen Pandoc-Versionen mit direkten Heading-Schriftreferenzen würde es greifen.
+- Tabellen-Default-Stil `Table` bekommt explizite `<w:tblBorders>` mit `val="none"` auf allen Sides (`top`, `left`, `bottom`, `right`, `insideH`, `insideV`). Word-Editor zeigt die Default-„Tabellenbegrenzungen" weiterhin als Anzeige-Hilfe an (kein Druck-Rendering), Druckansicht und PDF-Export sind sauber rahmenlos.
+
+**B1.5 — Schriftgrößen analog PDF:**
+
+- DocDefault `<w:sz>` auf 22 (= 11 pt Body, analog `template.tex`).
+- Heading 1/2/3 explizit auf 30/26/24 (= 15/13/12 pt). Damit ist die Heading-Hierarchie visuell ähnlich zum PDF, ohne den Word-Default-Sprung von 20 pt nach 12 pt.
+- Effekt: DOCX schrumpft von 10 auf 9 Seiten (im PDF sind es 7).
+
+**B2 — Header, Footer, Page-Setup:**
+
+- `word/header1.xml` (Default ab Seite 2): links „Dr.-Ing. Thomas Langer", rechts „Lebenslauf" (Tab-Stop am rechten Textrand).
+- `word/header2.xml` (erste Seite): leerer `<w:p/>` über `<w:titlePg/>` aktiviert.
+- `word/footer1.xml`: rechtsbündig „Seite n / m" mit Word-Feldern `PAGE` und `NUMPAGES`. Wird über zwei `footerReference`-Einträge (`type="default"` und `type="first"`) auf alle Seiten inkl. Seite 1 angewendet — ohne den `type="first"`-Eintrag würde `titlePg` Seite 1 ohne Footer lassen.
+- Page-Setup explizit in `<w:sectPr>`: A4 (`pgSz w:w="11906" w:h="16838"`), Ränder 2.2 cm oben/unten, 2.5 cm links/rechts (analog PDF). Damit ist der Tab-Stop an `9072 dxa` (= 16 cm Textbreite) deterministisch unabhängig von Word-Locale-Defaults; ohne explizites Page-Setup waren die Tab-Stops vorher etwa 5 mm zu weit links.
+- Beziehungen werden in `word/_rels/document.xml.rels` mit dynamisch ermittelter nächster freier `rId` registriert; Content-Types-Overrides in `[Content_Types].xml` ergänzt; `<w:sectPr>` in `word/document.xml` regex-basiert ersetzt (idempotent gegenüber Pandoc-Defaults `<w:sectPr/>` und längeren Varianten). Pandoc übernimmt die letzte sectPr aus der reference.docx ins generierte DOCX — End-to-End-Test in der Sandbox bestätigt: alle Header/Footer-Refs, pgMar und titlePg sind im finalen DOCX vorhanden.
+
+**Visuelle Bestätigung im Word (S07):**
+
+- Body: Calibri 11 pt; Headings 1/2/3: Calibri 15/13/12 pt.
+- Ausbildungs-Tabelle in Druckansicht und PDF-Export rahmenlos.
+- Seite 1 ohne Header, mit Footer.
+- Seite 2 ff. mit Header (Name links, „Lebenslauf" rechts) und Footer (Seite n / m).
+- Tab-Stops „Lebenslauf" und Seitenzahl bündig am rechten Textrand.
+
+**B3 — Schusterjungen- und Witwen-Schutz für DOCX:**
+
+- DocDefault `<w:widowControl/>` aktiviert (klassische Witwen/Waisen-Logik in mehrzeiligen Absätzen).
+- Heading 1/2/3 und `FirstParagraph` (Pandoc-Stil für ersten Absatz nach einem Heading — deckt unsere Kenntnisse-Subsection-Labels ab) bekommen `<w:keepNext/>` und `<w:keepLines/>`. Damit bleibt jede Überschrift mit dem nachfolgenden Inhalt zusammen.
+
+**B3.5 — 3-3-Regel für Listen-Bullets:**
+
+- Erster Versuch (Compact-Stil mit `keepNext+keepLines`) hat Listen komplett unteilbar gemacht — Folge: Job-Stationen begannen jedes Mal auf einer neuen Seite, Seitenenden ungenutzt. Auf Wunsch von Thomas auf eine 3-3-Regel umgestellt: bei Listen mit ≥ 6 Bullets darf getrennt werden, aber mindestens 3 Bullets bleiben jeweils zusammen vor und nach dem Umbruch. Bei Listen mit < 6 Bullets bleibt alles zusammen (sonst nicht erfüllbar).
+- Da das stilbasiert nicht abbildbar ist (alle Bullets haben pStyle="Compact"), läuft die Logik in einem **Post-Processing-Skript** `build/post-process-docx.py`, das nach dem Pandoc-DOCX-Build die `document.xml` modifiziert: Sequenzen aufeinanderfolgender Listen-Bullets (Absätze mit `<w:numPr>`) werden gefunden, pro Sequenz bekommen die ersten 2 und die N-3-/N-2-Bullets `<w:keepNext/>`. Bullets in Tabellen-Zellen werden defensiv ausgenommen (faktisch bei uns leer, weil unsere Tabellen-Zellen Compact-Absätze ohne numPr enthalten).
+- `build.ps1` ruft das Skript automatisch nach erfolgreichem DOCX-Build auf (Schritt [3/3]), Console-Output und Log enthalten Statistiken (Anzahl Listen, Bullets, gesetzte keepNext-Markierungen).
+- Sandbox-Verifikation: 26 Listen, 184 Bullets, 93 keepNext-Markierungen, Pattern für Listen mit n ≥ 6 z.B. `KK......KK.` (Liste mit 11 Bullets: erste 2 + Bullets 9 und 10 keepNext). Auf Thomas' System visuell bestätigt: Stationen-Listen werden jetzt sauber an guter Stelle getrennt, keine ungenutzten Seitenenden mehr, kein einzelner Bullet alleine am Seitenrand.
+
+## Iteration B4 (S08) — Heading-Farben und H2-Trennlinien
+
+**B4.1 — Heading-Farben in destengsblue:** Heading 1, 2 und 3 werden in `build/build-reference-docx.py` per Funktion `set_heading_colors` auf `<w:color w:val="3C68AE"/>` gesetzt; das `themeColor`-Attribut (Pandoc-Default: `accent1`) wird entfernt, damit die Farbe nicht aus dem Word-Theme kommt. Visuelle Bestätigung im DOCX: alle drei Heading-Levels erscheinen in destengsblue.
+
+**B4.2 — Heading-Trennlinien (Sackgasse):** Erster Versuch war eine Bottom-Border direkt auf den Heading 1/2-Stilen, mit symmetrischem Indent (`left=2268`, `right=2268`, `hanging=2268`) für eine zentrierte Halblinie ca. 50 % der Textbreite. Word hat den `hanging`-Indent jedoch so interpretiert, dass die Border bei der visuellen Position der ersten Zeile (= 0 dxa) beginnt — die Linien erschienen linksbündig statt zentriert. **Verworfen.** Lehre: Words `right`-Indent begrenzt sowohl Text als auch Border, deshalb ist eine Border *schmaler als der Heading-Text* über den Heading-Stil selbst nicht erreichbar. Die Heading-Border-Logik wurde aus dem Skript wieder entfernt; nur die Heading-Farben (B4.1) sind geblieben.
+
+**B4.3 — Markdown-HRs aus cv.md entfernt:** Beim Build der ersten B4-Variante fielen Thomas „Doppellinien über die gesamte Zeilenbreite" auf, die als anklickbare Word-Horizontal-Lines erschienen. Quelle: 21 alleinstehende `---`-Zeilen in `cv.md`. Pandoc rendert Markdown-HRs im PDF als `\begin{center}\rule{0.5\linewidth}{0.5pt}\end{center}` (saubere zentrierte Halblinie 0.5 pt) und im DOCX als VML-`<v:rect ... o:hr="t"/>` (Embossed-Doppellinien-Look). Auf Thomas' Wunsch wurden alle 21 HR-Zeilen aus `cv.md` entfernt — PDF verliert die Trennlinien zwischen Stationen, DOCX verliert die Doppellinien. Die Tabellen-Strich-Zeilen der Multiline-Tabelle für Ausbildung blieben unangetastet (anderes Pattern: `^----------  -----...$`). Sandbox-Verifikation: 21 → 0 `o:hr="t"` Vorkommen im DOCX.
+
+**B4.3-Vorfall — Datei-Verlust und Wiederherstellung:** Beim ersten HR-Removal hat die Sandbox die `cv.md` durch einen NTFS-Mount-Stale-Read truncated gelesen (20043 statt 20201 Bytes — die letzten 5 Zeilen mit „Englisch", „Veröffentlichungen", „Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung" fehlten). Das Python-Skript hat die HRs aus dieser truncated Version entfernt und die Datei zurückgeschrieben — die echte `cv.md` auf Thomas' System wäre damit ohne den Schluss-Block gewesen. Sofortige Wiederherstellung aus `git show HEAD:artefakte/01-lebenslauf/source/cv.md` (= S06-Commit be4f695, der letzte mit cv.md-Änderung); HR-Removal anschließend erneut auf der git-Version als Input (kein zweiter Sandbox-Read), Output direkt zurückgeschrieben. Live-Datei nach erfolgreichem zweiten Versuch: 20096 Bytes / 288 Zeilen, korrektes Ende. **Lehre für die Pipeline:** Bei jedem Sandbox-write auf NTFS-Mount-Datei mit grösserem Volumen erst die git-Version verifizieren, nicht blind dem Sandbox-Read trauen.
+
+**B4.4 — H2-Trennlinien via Post-Processing:** Thomas wünschte stattdessen Trennlinien unter H2 (für visuelle Trennung der Hauptabschnitte und um H3 wieder klarer abzuheben). Nach einem Demo-Vergleich (linksbündiger Trennstrich vs. Underline-auf-Heading-Text in Text-Breite) Entscheidung für Trennstrich. Finale Parameter: schwarz (`000000`), 8,6 cm Linienlänge (= 4876 dxa, `right`-Indent 4196 dxa bei 9072 dxa Textbreite), 1,25 pt dick (`<w:sz w:val="10"/>` — sz ist in 1/8 pt). Umgesetzt in `build/post-process-docx.py`: Funktion `process_document_xml` ergänzt um eine zweite Logik, die nach jedem H2-Absatz einen leeren Trenn-Absatz mit Bottom-Border einfügt. Trenn-Absatz: `<w:spacing before=0 after=80>`, `<w:ind right=4196>`, `<w:pBdr><w:bottom single sz=10 space=2 color=000000>`, `<w:rPr><w:sz val=2>` (1 pt) für minimale Absatzhöhe. Sandbox-Verifikation: 7 H2 → 7 Trenner. Visuelle Bestätigung durch Thomas: Trennlinien sehen gut aus, Hierarchie zwischen H2 und H3 wieder klar.
+
+**Warum kein Heading-Stil-Border:** Words `right`-Indent gilt sowohl für Text als auch für Border. Eine Border *schmaler als der Heading-Text* ist über den Stil selbst nicht abbildbar, weil Indent den Text mitkürzt. Lösung: separater Trenn-Absatz nach dem Heading. Die Underline-Alternative (Linie genau in Heading-Text-Breite) wurde verworfen, weil sie wie ein unterstrichener Text wirkt und nicht wie ein Trenner.
+
+## Iteration B5 (S08) — Trainings als Tabelle
+
+**Anforderung:** Die Trainings-Sektion war als Bullet-Liste im Format `- Datum — Beschreibung` formatiert. Auf Wunsch von Thomas analog zur Ausbildungs-Sektion als Multiline-Tabelle umgestaltet, damit beide Sektionen visuell konsistent sind.
+
+**Umsetzung:** Trainings-Bullet-Liste in `source/cv.md` durch eine Pandoc-Multiline-Tabelle mit Strich-Verhältnis 10:70 ersetzt (gleiches Format wie Ausbildung). Datum in Spalte 1, Inhalt in Spalte 2. Inhalte normal (nicht fett), nach kurzem Feedback-Zyklus mit Thomas. Mai-2000-Eintrag braucht 4 Padding-Leerzeichen statt 3, weil „Mai 2000" 8 Zeichen lang ist (alle anderen 9). Sandbox-Verifikation: 1 → 2 Tabellen im DOCX, 1 → 2 longtables im LaTeX. Visuell durch Thomas bestätigt.
+
+## Iteration B6 (S08) — Bullet-Einzüge verkleinern
+
+**Anforderung:** Pandoc-Default-Bullet-Einzüge waren großzügig — Thomas wollte das kompakter, um Platzverschwendung zu reduzieren. Konkrete Wunschwerte: E1 Einzug 0,25 cm + Sondereinzug 0,35 cm; E2 Einzug 0,80 cm + Sondereinzug 0,40 cm.
+
+**Umsetzung-Pfad:** Pandoc generiert die `numbering.xml` selbst und IGNORIERT die Werte aus der `reference.docx`. Daher kann das nicht über `build-reference-docx.py` geregelt werden, sondern muss im Post-Processing nach dem Pandoc-Build stattfinden. `build/post-process-docx.py` um eine dritte Modifikation erweitert: Funktion `process_numbering_xml` parst die `numbering.xml` aus dem DOCX, iteriert alle `<w:abstractNum>` und ersetzt für jedes `<w:lvl>` (ilvl 0–8) die `<w:ind>`-Werte aus einer Konstanten-Tabelle `BULLET_INDENTS`.
+
+**Word-Konvention (wichtig — kostete eine Iteration):** Word zeigt im Absatz-Dialog „Einzug links" als `(left - hanging)` (= Bullet-Position) und „Sondereinzug Hängend" als `hanging`. Daher rechnen wir: `left = (gewünschter Einzug + gewünschter Hanging-Indent)` in dxa. Bei E1 mit 0,25 + 0,35 cm ergibt sich also `left = 340 dxa`, `hanging = 198 dxa`. Erster Versuch hatte `left = 142 dxa` gesetzt — Word zeigte dadurch Einzug `-0,1 cm`, weil das Mental-Modell die Word-Logik vertauscht hatte. Korrigiert in zweiter Iteration.
+
+**Sandbox-Verifikation:** 2 abstractNum-Einträge in `numbering.xml` (Pandoc nutzt 990 für „plain" und 991 für „bullet" Listen), 18 lvls insgesamt modifiziert. Auf Thomas' System visuell bestätigt: Word zeigt jetzt für E1 Einzug 0,25 cm + Sondereinzug 0,35 cm, für E2 Einzug 0,80 cm + Sondereinzug 0,40 cm. Kein Bullet klebt am Text.
+
+**Hinweis (S08):** Pandoc verwendet im DOCX-Output `o` als E2-Bullet-Marker (nicht `–` wie im PDF-LaTeX-Pfad). Das ist kein Problem — beide Marker passen mit dem Sondereinzug 0,4 cm.
+
+## Iteration Links (S09) — Klickbare Hyperlinks im DOCX und PDF
+
+**Anforderung:** In `cv.md` standen Adressen und URLs als Plain-Text. Im PDF (LuaLaTeX/`hyperref`) wurden sie automatisch klickbar, im DOCX in Word jedoch unsichtbar als Hyperlink — kein blaues Underline, kein Hover, kein Klick. Beim Word-zu-PDF-Export griff Words eigene URL-Erkennung und machte sie im exportierten PDF doch klickbar; diese Inkonsistenz hatte Thomas richtig wahrgenommen. Außerdem fehlte ein Link auf das TÜV-Zertifikat.
+
+**Diagnose Hyperlink-Sichtbarkeit im DOCX:** Pandoc übernimmt nackte URLs ohne die Extension `autolink_bare_uris` 1:1 als Text in die DOCX, ohne `<w:hyperlink>`-Markup. Lösung: explizite Markdown-Link-Syntax in der Quelle, dann emittiert Pandoc echte Hyperlink-Elemente.
+
+**Diagnose TÜV-Zertifikat-Link in Word:** Direkt-URL `perscert-tuv.certif-id.com/...` funktioniert im Browser, schlägt aber bei Word-Ctrl+Klick mit „Die angeforderten Informationen können nicht heruntergeladen werden" fehl. Ursache: Word führt vor dem eigentlichen Klick eine Pre-Flight-Anfrage über `urlmon.dll`/WinINet aus. Die certif-id.com-Domain liegt hinter Cloudflare-Bot-Schutz, der diese Anfrage als Bot klassifiziert und mit 403 abweist. Würde sich auch beim Empfänger (Recruiter) reproduzieren.
+
+**Strategie für TÜV-Link (Optionen diskutiert):**
+
+- A — Self-hosted 301-Redirect auf `destengs.de`: würde Word-seitig funktionieren, kann aber unseriös wirken; zur Verifikation soll möglichst die Aussteller-Website verlinkt sein.
+- B — LinkedIn-Safety-Redirect mit gestrippten Session-Parametern: schnell, aber Abhängigkeit von einem nicht stabilen LinkedIn-Endpoint.
+- C — Link weglassen: verschenkt das Verifikationsangebot.
+- D (gewählt) — Direkt-Link auf certif-id.com beibehalten mit erklärendem Display-Text, der den Empfänger über die Word-Einschränkung informiert: „Link zum Zertifikat (funktioniert nur im Browser)". Manueller Copy-and-Paste der URL in den Browser funktioniert. Thomas hat zusätzlich eine kürzere Direkt-URL vom TÜV besorgt: `https://perscert-tuv.certif-id.com/expert/public/share/7MR0WDzG106JDCqV_RW7` (statt der ursprünglichen 130-Zeichen-Hash-URL).
+
+**Display-Text-Stil:**
+
+- Web-Links: kurze sprechende Labels mit sichtbaren äußeren eckigen Klammern als einheitlicher Stil über alle Web-Link-Anzeigetexte. Markdown-Syntax `[[text]](url)` rendert mit Pandoc als Link mit Display-Text `[text]` inkl. der äußeren Klammern (balanced brackets im Link-Text sind in CommonMark erlaubt).
+- E-Mail: Pandoc-Autolink-Form `<email@domain>` (Sonderfall — keine Klammern, da die Adresse selbst die Information ist).
+- Telefon: `[+49 ...](tel:+49...)` für mobile Clients (Display-Text mit Leerzeichen, URL ohne — RFC 3966).
+
+**Konkrete Änderungen in `cv.md`:**
+
+- E-Mail: `Thomas.Langer@destengs.com` → `<Thomas.Langer@destengs.com>`.
+- Telefon: `+49 89 413 27 59 20` → `[+49 89 413 27 59 20](tel:+4989413275920)`.
+- Freelance.de: nackte URL → `[[Link zum Profil]](URL)`.
+- Website: `https://destengs.com` → `[[destengs.de]](https://destengs.de)` — bewusster Wechsel auf die deutsche Domain (stimmiger zur deutschen Primärsprache).
+- LinkedIn: nackte URL → `[[Link zum Profil]](URL)`.
+- Ausbildung TÜV-Zeile: trailing `TÜV-Zertifikat` → `[[Link zum Zertifikat (funktioniert nur im Browser)]](https://perscert-tuv.certif-id.com/expert/public/share/7MR0WDzG106JDCqV_RW7)`.
+- Ausbildung Promotion-Zeile: nackte URL `depositonce.tu-berlin.de/.../Dokument_9.pdf` → `[[Dissertation]](URL)`.
+
+**DOCX-Hyperlink-Stil:** Pandoc-Default belassen (klassisch blau-unterstrichen). Keine Anpassung in `build-reference-docx.py` nötig.
+
+**Zwischenfall — zweite Edit-Tool-Truncation in S09:** Beim zweiten Edit-Tool-Aufruf in dieser Session auf `cv.md` (TÜV-Zeile + Promotion-Zeile) hat das Tool die Datei still am Ende gekürzt; die Schluss-Zeile „Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung" wurde mitten im Wort abgeschnitten. Symptom identisch zum S08-Vorfall mit derselben Datei. Reparatur identisch zum S08-Pattern: git HEAD-Version als Input, alle 7 Link-Änderungen in einem Python-Script atomar via `os.replace` zurückgeschrieben, mit `count(old) == 1`-Eindeutigkeits-Check pro Replacement. **Lehre: Für `cv.md` das Edit-Tool nicht mehr verwenden, stattdessen Python-aus-git-Pattern.** Wandert beim Session-Abschluss in `agent-prompt.md`.
+
+**Build und visuelle Bestätigung durch Thomas (S09):** `build.ps1` ausgeführt; alle Links in DOCX und PDF wie gewünscht klickbar. TÜV-Klick zeigt erwartungsgemäß die Word-Fehlermeldung — der Display-Text warnt den Empfänger vorab, manuelles Copy-Paste in den Browser funktioniert.
+
+## Iteration C (S09) — Foto-Einbindung via Grid Table
+
+**Ziel:** Foto rechts oben auf Höhe Name + Kontaktdaten, 4,06 × 4,06 cm, eckig, nur Seite 1, einheitlich in DOCX und PDF.
+
+**Layout-Pfad:** Grid Table im `cv.md` als 2-Spalten-Header. Linke Zelle: H1 (Name) + H2 (Kontaktdaten) + Bullet-Liste der Kontaktdaten. Rechte Zelle: Foto-Image. Spalten-Verhältnis 65,1% / 34,9% (Strich-Anzahl 112:60), entspricht ca. 10,15 cm linke / 5,43 cm rechte Spalte.
+
+**C1 — Pipe-Alignment-Strenge in Pandoc 3.x:** Erste Grid-Table-Variante hatte inkonsistente Pipe-Positionen, weil ich die Cell-Inhalte nicht genau auf die Strich-Breiten gepaddet habe. Pandoc 2.9 (Sandbox) parst das tolerant als Tabelle, Pandoc 3.x (Thomas) erkennt das nicht als Grid Table und fällt auf Plain-Text-Rendering der Pipes zurück (DOCX-Output war reiner Text). Fix: Tabelle programmatisch in Python aufbauen mit `ljust(LEFT_W)`/`ljust(RIGHT_W)` und Eindeutigkeits-Check der Pipe-Positionen pro Zeile. Lehre: Pandoc 3.x Grid Tables verlangen exakt konsistente Pipe-Positionen in allen Zeilen.
+
+**C2 — DOCX-Spacing für H1 und Foto via Post-Processing:** Pandoc emittiert für H1 Default-Spacing-before = 18 pt, das Foto landet ohne Spacing auf Cell-Top. Resultat: H1-Top liegt 0,7 cm unter Foto-Top. Thomas hat in Word experimentiert und gewünscht: H1-spacing-before = 0 pt, Foto-spacing-before = 5 pt, dazu Foto-Paragraph horizontal rechtsbündig (`<w:jc w:val="right"/>`). Da Pandoc das Image als „Mit Text in Zeile" einbettet (nicht als Floating Image), kann es nur über die umgebende Paragraph-Eigenschaft ausgerichtet werden. Umgesetzt als vierte Modifikation in `build/post-process-docx.py` (Funktion `process_header_table`): findet die erste Tabelle, modifiziert die `<w:pPr>` der Heading1- und der Drawing-tragenden Paragraphen.
+
+**C3 — Foto-Größe 4,5 → 4,06 cm und Pandoc-Default-Image-Bug:** Bei der Größenänderung mit `{width=4.06cm}` allein emittierte Pandoc 3.x `\includegraphics[width=4.06cm,height=\textheight,keepaspectratio]`. Das `height=\textheight` ist Pandocs Default für Single-Width-Specs. Mit `keepaspectratio` rendert das Bild zwar visuell auf 4,06 cm × 4,06 cm, aber die Image-Box hat layoutmäßig `\textheight` (~24 cm) Höhe — und LaTeX zieht die Tabellen-Zeile auf 24 cm Höhe auf, was den ganzen Header-Layout zerschießt (Foto oben, Text unten — beobachtet von Thomas). Fix: beide Dimensionen explizit in der Markdown-Image-Syntax: `{width=4.06cm height=4.06cm}`. Pandoc emittiert dann `\includegraphics[width=4.06cm,height=4.06cm]` ohne textheight-Anteil — saubere Box-Höhe.
+
+**C4 — PDF-Layout via Lua-Filter:** Selbst nach C3 saß das Foto im PDF in der falschen vertikalen Position (oben aus der Cell herausragend). Ursache: Pandoc 3.x emittiert für die rechte Cell mit nur einem Image-Element KEINEN `\begin{minipage}`-Wrapper (im Gegensatz zu Pandoc 2.9), das Image landet direkt in der `p{calc...}`-Spalte. In dieser p-Spalte wirkt eine implizite `\parbox[t]`-Logik: die Baseline des Images (= unterer Bildrand) wird auf die Cell-Top-Linie gesetzt, das Bild ragt also nach OBEN aus der Cell heraus. **Fix:** Pandoc-Lua-Filter `build/header-image-wrap.lua`, der das Header-Foto im LaTeX-Output mit `\hfill\raisebox{-\height}[0pt][0pt]{...}` umschließt: `\hfill` schiebt das Bild rechtsbündig in der `\raggedright`-p-Spalte, `\raisebox{-\height}[0pt][0pt]` setzt die Bild-Top auf die Baseline (= Cell-Top) und reportet null Höhe an die Tabellen-Zeile, damit die Zeilenhöhe von der linken Zelle bestimmt wird. Filter-Trigger: nur bei `FORMAT="latex"` und nur für `img.src` mit „foto" im Namen. DOCX bleibt unberührt; das DOCX-Post-Processing macht das Pendant per `<w:jc>` und `<w:spacing>`.
+
+**C4a — Lua-Filter-Erste-Version (Image durch RawInline ersetzt) → Image-not-found:** Die erste Filter-Version hat das gesamte Image-Element durch ein einzelnes `RawInline` ersetzt, mit dem Image-Pfad gebacken in den raw-LaTeX-String. Folge: Pandoc sah kein Image-Element mehr im AST und triggerte seine Resource-Path-Resolution nicht. LuaLaTeX scheiterte mit `! Package luatex.def Error: File 'foto-wrba_2026_6782_1.jpg' not found: using draft setting.` Korrektur in der zweiten Version: Filter gibt eine Lua-**Liste** zurück, in der das Original-`img`-Element zwischen den beiden RawInline-Wrappern erhalten bleibt. So läuft Pandocs Image-Resource-Resolution weiterhin.
+
+**C4b — `\nolinkurl{}` in `longtable`-Minipage → `\@xverbatim`-Fehler:** Pandoc emittiert für href-Links, deren Display-Text einer URL ähnelt (z.B. eine E-Mail-Adresse als Display und mailto:Adresse als Ziel), `\nolinkurl{...}` für Verbatim-Mode-Rendering. In einer `longtable`-Minipage bricht das mit `! Paragraph ended before \@xverbatim was complete.` ab. Fix: `\renewcommand{\nolinkurl}[1]{#1}` direkt nach `\hypersetup{}` im Template — URL-Display-Text wird normaler Text statt Verbatim-Mode. Im CV mit Sans-Schrift sowieso erwünscht (kein Monospace-Display für E-Mail).
+
+**C4c — `\titlespacing*{\section}` für H1-Top-Alignment:** Default-`\titlespacing*{\section}{0pt}{1.4em}{0.5em}` (zweite Zahl = before-space) lässt H1 um 1,4 em unter der Cell-Top beginnen. Cv.md hat nur ein einziges H1 (Header-Name), daher unschädlich, das vor-Spacing global auf 0 zu setzen: `\titlespacing*{\section}{0pt}{0pt}{0.5em}`. H1 startet jetzt direkt am Cell-Top, parallel zum Foto-Top.
+
+**C5 — Spaltenbreiten 112:60:** Strich-Verhältnis ergibt 65,12% / 34,88% ≈ 10,15 / 5,43 cm bei 16 cm Textbreite. Thomas-Wunsch war exakt 10,66 / 5,73 cm (= 65,04% / 34,96%); meine kompakteste Variante mit Image-Markdown-Mindestbreite 60 Zeichen liegt 0,5 cm linke Spalte zu schmal vs. Wunsch, ist aber funktional korrekt: H1 in einer Zeile, E-Mail in einer Zeile, Foto-Rechtsrand bündig mit Textbereich-Rand. Thomas hat das so akzeptiert.
+
+**Build-System-Verbesserungen (S09):**
+
+- `build/build.ps1` um `--lua-filter=$luaFilter` in PDF- und DOCX-Pandoc-Calls erweitert.
+- `Read-Host`-Wait-on-Error aus `build.ps1` entfernt — das blockierte AI-Agents/CI-Aufrufe. Stattdessen `Start-Sleep -Seconds 3` am Ende bei Fehler, was menschliche Lesezeit ermöglicht und nicht blockt.
+- `header-image-wrap.lua` als Pflichtdatei in den `Test-Path`-Check aufgenommen.
+
+**Edit-Tool-Truncation-Vorfälle in S09 (vier weitere):** beim Initial-Edit der Grid Table in cv.md, bei der `\renewcommand{\nolinkurl}`-Insertion in template.tex, beim Einbau des Read-Host-Blocks in build.ps1, und nochmals bei der Dezimalpunkt-Korrektur. **Lehre verschärft: Edit-Tool für JEDE nicht-triviale Modifikation auf NTFS-Mount-Dateien meiden, generell Python-aus-git-HEAD- oder Python-aus-Disk-Pattern bevorzugen.**
+
+**Sandbox-NTFS-Stale-Read auf DOCX-Output:** Beim Versuch, das von Thomas erzeugte DOCX im Sandbox zu inspizieren, lieferte der Sandbox-Read das DOCX als „File is not a zip file" zurück (End-of-central-directory fehlte). Workaround: DOCX in der Sandbox aus cv.md neu generieren statt das Live-File zu lesen.
+
+**Build und visuelle Bestätigung durch Thomas (S09):** DOCX und PDF zeigen Foto rechts oben, korrekt ausgerichtet, korrekt bemessen. Layout aus Thomas' Sicht akzeptiert.
+
+## S10 — Heading-Farbe-Fix, Sinn-Korrekturen, Buzzword-Erweiterung, PDF-Layout (teilweise)
+
+**S10-A — DOCX-Heading-Farbe und H1+H2-Bold:**
+
+- Farb-Audit: DesTEngS-Primärfarbe ist `#3C68AE`, nicht `#0B5394`. In `agent-prompt.md`, `teilgebiete/01-lebenslauf.md`, `build/build-reference-docx.py` (Konstante `HEADING_COLOR` und Doc-Kommentar) und `templates/template.tex` (`destengsblue`-Definition) korrigiert.
+- Diagnose der nicht-greifenden Heading-Farbe im DOCX: Pandoc-3.x-Default-Reference enthält Linked Character Styles `Heading1Char`/`2Char`/`3Char` mit eigener `<w:color val="0F4761" themeColor="accent1" themeShade="BF"/>` (Aptos-Petrol). Char-Styles haben in Word Vorrang vor Para-Styles bei Run-Eigenschaften (Schrift, Farbe). Pandoc 2.9 (Sandbox) hat diese Char-Styles nicht — daher war das Problem in der Sandbox nicht reproduzierbar.
+- Fix: `HEADING_COLOR_STYLES` in `build-reference-docx.py` um `Heading1Char`/`2Char`/`3Char` erweitert.
+- Zusatzanforderung Thomas: H1+H2 fett. Neue Funktion `set_heading_bold` mit Konstante `HEADING_BOLD_STYLES` (Heading1+2 Para- und Char-Stil). H3 bleibt unverändert.
+- Visuell verifiziert: alle Headings im DOCX in `#3C68AE`, H1+H2 fett, H3 normal.
+
+**S10-B — cv.md Sinn-Korrekturen (Aufgabe 2):**
+
+- Diff-Vorbereitung: `output/cv-old-plain.txt` (alte DOCX 2025-03-21 normalisiert), `output/cv-new-plain.txt` (cv.md normalisiert), `output/cv-diff-unified.txt` (kompletter Unified-Diff), `output/cv-diff-report.md` (sektionsweise mit Mapping „Berufstätigkeit" ≡ „Projekte als freiberuflicher Consultant").
+- 18 Korrekturen umgesetzt (atomar via Python-aus-Disk-Pattern):
+  - Thomas: „Digitales"→„digitales Dämpfungsglied"; „Leiterplattenherstellern"→„Leiterplattenhersteller"; Toshiba-Spezifikation Komma; „Detaillierte Analysen elektrischer IC-Gehäuse"→„Detaillierte elektrische Analysen von IC-Gehäusen"; „Dotierungsprofile und dessen Implementierung"→„… und Implementierung".
+  - Agent: „inclusive"→„inklusive"; „Faseroptische"→„faseroptische"; „10 KHz"→„10 kHz"; PyAutoGui→PyAutoGUI; Halbgeviertstrich + Komposita-Fix Transimpedanzverstärker-GaAs-MMICs; „2.5 GHz"→„2,5 GHz"; „Evaluierungsboard Redesigns"→„-Redesigns"; Komma vor „abgeschlossen 2001"; Mixed-Mode-S-Parameter Bindestrich; Realtime-Oszilloskopen; Objektorientierte/ereignisorientierte ohne Bindestrich.
+- Methodik-Liste umsortiert nach Projekt-Lifecycle: Konzepterstellung → Machbarkeitsstudien → Technologie-Evaluierung und -Auswahl → Spezifikationserstellung → Technische Dokumentation → Systematische Fehleranalyse → Projektmanagement.
+
+**S10-C — Buzzword-Erweiterung KI-Block (Aufgabe 3):**
+
+- KI-Sektion in `cv.md` umstrukturiert nach Thomas-Layout:
+  - Service-Begriffe (Potenzialanalyse, Schulung, Implementierung, Prompt Engineering, Multimodale KI, DSGVO).
+  - „KI Software" als kompakte Office/Marketing-Tool-Liste (Miro, Notion, Fireflies.ai, Gamma, Canva).
+  - „GenAI / LLMs" mit neuem Sub-Bullet „Mixture of Experts (MoE), Reasoning Models, Function Calling / Tool Use".
+  - „Agentic AI" mit neuem Sub-Bullet „Model Context Protocol (MCP)".
+  - NLP als eigener Top-Level-Punkt.
+  - „RAG" mit neuem Sub-Bullet „Chunk-Strategien".
+  - „Edge AI / On-Premise KI-Infrastruktur" am Ende als gebündeltes Stack-Kapitel: Hardware (Consumer-GPU NVIDIA Blackwell + RTX 50-Serie + CUDA Toolkit) → Quantisierung (8-bit Inference FP8, MXFP4) → Modell-Formate (GGUF, Safetensors) → Software-Stack (Ollama, Hugging Face Transformers, PyTorch, llama.cpp, Open WebUI).
+- Modellname „Qwen3.5-9B" (S5-Vorschlag des Agents zur Korrektur) wurde von Thomas als korrekt bestätigt — bleibt unverändert.
+
+**S10-D — PDF-Layout (Aufgabe 4) — TEILWEISE GELÖST mit Trade-off:**
+
+- H1: keine Trennlinie mehr (analog DOCX, wo nur H2 Trennlinien hat).
+- H2: schwarze Trennlinie 8,6 cm × 1,25 pt (1:1 wie DOCX-H2-Trennlinie aus B4.4 in S08). `\nobreak` vor der Linie hält Heading + Linie auf gleicher Seite.
+- H3: in DesTEngS-Blau, nicht fett (analog DOCX).
+- Erste Seite: graue Header-Trennlinie weg (`\renewcommand{\headrule}{}` in `firstpage`-Stil); `\vspace*{-1.16cm}` direkt nach `\thispagestyle{firstpage}` rückt H1+Foto an die Top-Margin.
+- **Body-Spacings (H2↔Linie und Linie↔Bullets) bleiben etwas größer als im Header.** Versuch der Angleichung an Header-Spacings via parskip-Glue-Eliminierung + parskip-Kompensation im H2-after-code wurde nach Sandbox-Diagnose **rückgebaut**, weil das 2–3 zusätzliche PDF-Seiten produzierte. Der parskip-Glue ist essentiell für LaTeX-Pagebreak-Flexibilität. Final-Lösung der Body-Header-Konsistenz kommt mit S12 (CV-LaTeX-Klasse).
+- **Pagebreaks bei Trainings/Kenntnisse/„Berufliche Stationen vor der Selbständigkeit"**: longtable-Pagebreak-Logik macht im aktuellen Setup gelegentlich unschöne Trennungen. Wird mit der CV-LaTeX-Klasse in S12 strukturell gelöst.
+
+**Lessons-learned aus S10:**
+
+- **Sandbox-Build als Pflicht für Layout-Iterationen.** Setup mit `pdflatex` + `lmodern` (statt `lualatex` + IBM Plex Sans) etabliert. Page-Counts und Pagebreak-Verhalten lassen sich dort gut beurteilen, exakte Schriftbild-Abweichungen zu IBM Plex bleiben aber. Iterations-Loop über Thomas ist nur sinnvoll, wenn jede Variante vorher selbst getestet wurde.
+- **Layout-Eingriffe einzeln testen.** Mehrere Mechanismen gleichzeitig (parskip-Manipulation + needspace + penalty + bodyonlyvspace) haben Diagnose blockiert. Saubere Sandbox-Isolierung jedes Mechanismus hat den Schuldigen schnell gefunden (parskip-Glue-Eliminierung).
+- **parskip-Glue ist essentiell.** `\setlength{\parskip}{0.5em plus 0.2em minus 0.1em}` (Glue) gibt LaTeX Layout-Flexibilität für Pagebreaks. Eliminierung des Glues kostet 2+ Seiten.
+- **Pandoc 3.x emittiert `minipage[t]` für Tabellen-Cells**, in denen `\@parboxrestore` `parskip` auf 0pt setzt. Das erklärt unterschiedliche Spacings Body vs. Header.
+- **`titlesec` verträgt kein `\par` im after-code** (`! Paragraph ended before \ttl@format@iii was complete.`). Direktes `\penalty` ist sicherer.
+- **`\nopagebreak` in longtable-Kontext** ist auf `\noalign{...}`-Form überschrieben — bricht im after-code mit `! Misplaced \noalign.`. `\penalty 7500` ist longtable-sicher.
+
+**Strategische Entscheidung am Ende von S10 (mit Thomas):** PDF-Pipeline wird in S12 mit professioneller CV-LaTeX-Klasse neu aufgesetzt (`moderncv` / `awesome-cv` / typst — Tool-Recherche dort). `cv.md` bleibt single source of truth; Daten-Extraktion via Custom-Pandoc-Filter oder Build-Skript-Erweiterung.
+
+## S11 — Methodik-Sektion ergänzt
+
+**Ausgangslage:** Methodik-Liste hatte 7 Einträge (Konzepterstellung, Machbarkeitsstudien, Technologie-Evaluierung und -Auswahl, Spezifikationserstellung, Technische Dokumentation, Systematische Fehleranalyse, Projektmanagement). Thomas: lückenhaft, außerdem sollte „Spezifikationserstellung" vor „Technologie-Evaluierung und -Auswahl" stehen, und wichtige Lifecycle-Phasen (System Design, Software Design, Test, System Integration) fehlen.
+
+**Diskussion mit Thomas:**
+
+- Reordering bestätigt: Spec vor Technologie-Auswahl folgt der „Was-vor-Wie"-Logik und stimmt mit `marketing.md` Abschnitt 2 überein („Konzeptfindung, Requirements Engineering und Erstellung von Spezifikationen").
+- „Software Design"-Konflikt mit der bestehenden Kenntnisse-Subsection `**Software Design:**` (Sprachen/Paradigmen) gelöst über **Variante 1**: Methodik-Eintrag heißt „SW-Architektur und -Design" — Subsection-Titel bleibt unverändert.
+- „Test" wird als „Verifikation und Validierung" formuliert (im regulierten Engineering präziser, deckt Reviews/Analysen mit ab).
+- „Anforderungsanalyse / Requirements Engineering" und „Spezifikationserstellung" beide drin — verschiedene Schritte (Bedarf erheben → in Spec überführen).
+- Querschnittsthemen (Risikomanagement, QS, Konfigurationsmanagement, Reviews, V-Modell/Agile) bewusst weggelassen.
+- „Inbetriebnahme und Übergabe" weggelassen — kein Schwerpunkt im aktuellen Positionierungs-Kern (Consultant, Entwicklungsingenieur), KI-Pendant „KI-Implementierung" steht bereits im KI-Block.
+- „Systematische Fehleranalyse" beibehalten nach Diskussion: V&V deckt SFA nicht ab. V&V ist entwicklungsbegleitend, beweist Konformität. SFA ist reaktiv, findet Root Cause bei unerwartetem Fehlverhalten. Unterschiedliche Werkzeuge, unterschiedlicher Zeitpunkt. SFA ist ein Differenzierer in Thomas' Profil (Toshiba, Multilink, Freelance-Stationen) und Recruiter-Filter-Begriff (Root Cause Analysis, Troubleshooting, Debugging).
+
+**Finale Liste in `cv.md` (12 Einträge, in Lifecycle-Reihenfolge):**
+
+1. Konzepterstellung
+2. Machbarkeitsstudien
+3. Anforderungsanalyse / Requirements Engineering
+4. Spezifikationserstellung
+5. Technologie-Evaluierung und -Auswahl
+6. System-Architektur und -Design
+7. SW-Architektur und -Design
+8. Verifikation und Validierung
+9. System Integration
+10. Technische Dokumentation
+11. Systematische Fehleranalyse
+12. Projektmanagement
+
+**Umsetzung:** Atomar via Python-aus-Disk (`os.replace`), kein Edit-Tool — gemäß S08/S09-Lehre. Ein-Treffer-Check vor dem Replace bestand. Sandbox-Read der geänderten Datei verifiziert: 12 Einträge in korrekter Reihenfolge, Vor-/Nachkontext (Software-Design-Subsection, IT-Subsection) unverändert.
+
+**Offen für S11 (zweiter Teil):** Inhaltliche Kleinigkeiten in `cv.md`, die Thomas im Sinn hat — wird in einer der nächsten Aktionen abgearbeitet.
+
+## S11 (Teil 2) — Inhaltliche Kleinigkeiten in `cv.md`
+
+Fünf von Thomas vorgegebene Detail-Änderungen umgesetzt, atomar via Python-aus-Disk mit strikter Trefferzahl-Prüfung pro Replacement:
+
+1. **Ausbildung-Zeile (TÜV-Zertifikat-Link):** Display-Text von „Link zum Zertifikat (funktioniert nur im Browser)" auf „Zertifikat (Link funktioniert im Browser)" geändert. Knapper, weniger sperrig, transportiert dieselbe Information.
+2. **FBH-Eintrag (Transimpedanzverstärker-MMIC):** Bindestrich nach „Low-Power" entfernt, Schreibweise „Low-Power Transimpedanzverstärker-GaAs-MMICs". Damit bleibt „Low-Power" als attributiver Halbangelizismus erhalten und die Komposita-Kette wird klarer.
+3. **Promotions-Hinweis (FBH):** „berufsbegleitend, abgeschlossen 2001" auf „berufsbegleitend abgeschlossen im Jahr 2001" geändert. Komma weg, präzisere Formulierung.
+4. **Mixed-Mode S-Parameter (zwei Stellen):** Bindestrich zwischen „Mode" und „S" entfernt. Vorkommen 1: Multilink-Eintrag (L165), Vorkommen 2: Kenntnisse-Sektion (L298). Korrigiert eine Falsch-Anwendung der S10-Komposita-Regel: „Mixed-Mode" ist hier prädikatives Adjektiv zu „S-Parameter", nicht Bestandteil eines Kompositums.
+5. **Trainings-Eintrag Keysight 2016:** „Keysight High Speed Digital class using ADS" auf „Keysight, „High Speed Digital class using ADS"" geändert. Damit konform zur bestehenden Trainings-Konvention: Anbieter, Komma, Trainingstitel in deutschen Anführungszeichen (öffnend „ U+201E, schließend " ASCII U+0022 — entspricht den anderen vier Trainings-Einträgen). Doppeltes Leerzeichen aus Thomas' Vorlage als Tippfehler erkannt und auf einfaches Leerzeichen normalisiert; Schluss-Anführungszeichen U+201D durch ASCII " ersetzt für Konsistenz mit den anderen Einträgen — beides nach Rückfrage mit Thomas freigegeben.
+
+**Verifikation:**
+
+- Treffer-Counts pre-replace stimmten alle (1, 1, 1, 2, 1).
+- Alle alten Strings nach Replace 0 Treffer.
+- Alle neuen Strings mit erwarteter Trefferzahl vorhanden.
+- Datei-Delta: 22 391 → 22 393 Bytes (+2 Bytes Netto-Zuwachs durch komprimierende und expandierende Änderungen).
+- Visuelle Prüfung des DOCX durch Thomas: zufrieden. PDF kommt in S12 ohnehin auf eine neue Pipeline und wird hier nicht geprüft.
+
+## Nächste Schritte
+
+**S11 abgeschlossen.** Beide Aufgaben (Methodik-Sektion erweitert, fünf inhaltliche Kleinigkeiten umgesetzt) durch Thomas inhaltlich und visuell (DOCX) freigegeben.
+
+**S12 — PDF-Pipeline-Refactoring mit professioneller CV-LaTeX-Klasse (nächste Session):**
+
+1. **Tool-Recherche:** `moderncv` vs. `awesome-cv` vs. typst (oder andere). Vergleich nach Optik, Aufwand, MikTeX-Integration, DesTEngS-CI-Anpassbarkeit (`#3C68AE`, IBM Plex Sans).
+2. **`cv.md` bleibt single source of truth.**
+3. **Daten-Extraktion aus `cv.md`** für CV-Klasse-Features (`\cventry` / `\cvevent` etc.):
+   - Custom Pandoc-Filter (Lua oder Python) ODER
+   - Erweiterung von `build.ps1` mit Python-Pre-Processor, der `cv.md` → `cv.tex` transformiert.
+4. **Implementierung, Sandbox-Test, visuelle Verifikation durch Thomas.**
+5. Teilgebiet 01 nach erfolgreichem Output und Freigabe durch Thomas abschließen (R2-OK von Thomas: Status auf „abgeschlossen" im `zentral-index.md`).
+
+**S12 — PDF-Pipeline-Refactoring mit professioneller CV-LaTeX-Klasse:**
+
+1. Tool-Recherche: `moderncv` vs. `awesome-cv` vs. typst (oder andere). Vergleich nach Optik, Aufwand, MikTeX-Integration, DesTEngS-CI-Anpassbarkeit (`#3C68AE`, IBM Plex Sans).
+2. `cv.md` bleibt single source of truth.
+3. Daten-Extraktion aus `cv.md` für CV-Klasse-Features (`\cventry` / `\cvevent` etc.):
+   - Custom Pandoc-Filter (Lua oder Python) ODER
+   - Erweiterung von `build.ps1` mit Python-Pre-Processor, der `cv.md` → `cv.tex` transformiert.
+4. Implementierung, Sandbox-Test, visuelle Verifikation durch Thomas.
+5. Teilgebiet nach erfolgreichem Output und Freigabe durch Thomas abschließen (R2-OK von Thomas: Status auf „abgeschlossen" im `zentral-index.md`).
+
+## Artefakte
+
+### Aktive Pipeline-Dateien
+
+- `artefakte/01-lebenslauf/source/cv.md` — **Aktive Quelldatei** (aufbauend auf V10, Draft-Marker entfernt).
+- `artefakte/01-lebenslauf/source/foto-wrba_2026_6782_1.jpg` — Portraitfoto (umbenannt, noch nicht in cv.md eingebunden).
+- `artefakte/01-lebenslauf/templates/template.tex` — Pandoc-LaTeX-Template für LuaLaTeX (Iteration A inkl. Pandoc-3.x-Hotfix `\newcounter{none}`).
+- `artefakte/01-lebenslauf/templates/reference.docx` — Pandoc-Reference-Doc, **automatisch erzeugt** durch `build/build-reference-docx.py`. Nicht von Hand editieren — Änderungen würden beim nächsten Skript-Lauf überschrieben.
+- `artefakte/01-lebenslauf/build/build-reference-docx.py` — Python-Skript zum Bauen der `reference.docx` (Iterationen B1, B1.5, B2, B3, B4.1 Heading-Farben). Manuell aufrufen, wenn Stile geändert werden sollen, danach normalen `build.ps1` laufen.
+- `artefakte/01-lebenslauf/build/post-process-docx.py` — Python-Skript für DOCX-Post-Processing (B3.5 Listen-Bullet-Schutz, B4.4 H2-Trennlinien, B6 Bullet-Einzüge). Wird automatisch von `build.ps1` als Schritt [3/3] aufgerufen.
+- `artefakte/01-lebenslauf/build/build.ps1` — PowerShell-Build-Skript (PDF + DOCX + Post-Process) mit 3-Sekunden-Pause bei Fehler.
+- `artefakte/01-lebenslauf/output/` — erzeugte Ausgaben plus `build.log`.
+
+### Historische Entwürfe (unter `artefakte/01-lebenslauf/entwuerfe/`)
+
+- `cv-entwurf-v1.md` bis `cv-entwurf-v10.md` — zehn iterative Entwürfe von Agent und Thomas, freigegeben mit V10.
+
+### Archiv (unter `artefakte/01-lebenslauf/archiv/`)
+
+- `Lebenslauf_Dr-Ing_Thomas_Langer.docx`, `Lebenslauf_Dr-Ing_Thomas_Langer.pdf` — alte docx-js-Ausgaben (dokumentieren die typographischen Mängel, dienen als Vergleichsreferenz für die neue Pipeline).
+- Lock- und Temp-Dateien von LibreOffice/docx-js als verwaiste Reste.

teilgebiete/25-typographie-refresh.md

@@ -0,0 +1,66 @@
+# Teilgebiet 25: DesTEngS-Typographie-Refresh
+
+## Ziel
+
+Die DesTEngS-Hausschrift für Dokumente und digitale Medien wird von Bitstream Vera Sans auf IBM Plex Sans umgestellt. Das DesTEngS-Logo bleibt unverändert (die Logo-Buchstaben wurden ursprünglich aus Bitstream Vera Sans abgeleitet, werden jedoch als fertige Grafik unabhängig vom Dokumenten-Schriftsystem weiterverwendet — gängige Praxis in professionellen Marken).
+
+Ergebnis dieses Teilgebiets soll ein vollständiges Typographie-System sein, auf das die visuell gestaltenden Teilgebiete (Website, Briefkopf, One-Pager, Präsentationen, Angebots- und Vertragsvorlagen) aufbauen können.
+
+## Kontext und Ausgangslage
+
+**Auslöser:** Im Rahmen der CV-Optimierung (Teilgebiet 01) wurde die Schriftfrage kritisch betrachtet. Ergebnis der Analyse:
+
+- Bitstream Vera Sans (2003) ist als Dokumenten-Schrift für die Positionierung „senior KI-/Ingenieurs-Consultant mit Premium-Anspruch" suboptimal: dated, tech-utilitaristisch konnotiert, nur vier Schnitte, wenig Charakter.
+- IBM Plex Sans (2017) passt besser: Engineering-Brand-Heritage, freie Open-Font-Lizenz, acht Schnitte mit Kursiven, begleitende Plex Serif und Plex Mono, zeitgemäß ohne trendig zu sein.
+- Logo ≠ Dokumenten-Typographie: Eine Entkopplung ist professionelle Praxis (Google, IBM, Microsoft), keine Identitäts-Inkonsistenz.
+
+**Entscheidung (S05):** Neue Dokumenten-Hausschrift ist **IBM Plex Sans**. Logo bleibt unverändert.
+
+**Weg:** Gemäß Thomas' Priorisierung (Weg A aus der CV-Diskussion) wird der CV vorgezogen und als erster „Testlauf" für Plex Sans genutzt. Das firmenweite Typographie-System wird anschließend in diesem Teilgebiet 25 systematisch aufgesetzt und danach in den abhängigen Teilgebieten ausgerollt.
+
+## Scope
+
+**Im Scope dieses Teilgebiets:**
+- Definition des Typographie-Systems: Schriftfamilien (Plex Sans, ggf. Plex Serif / Plex Mono), Schnitte je Einsatzzweck, Größen-Hierarchie (Fließtext, Überschriften-Ebenen, Untertitel, Bildunterschriften, Auszeichnungen), Zeilenabstand, Laufweite, Absatzabstände.
+- Einsatzregeln: welcher Schnitt wofür, Kombinationen erlaubt/verboten, Sprach-Nuancen (deutsche Texte mit Umlauten, Bindestrichen, ß).
+- Beschaffung und Ablage der Schriftdateien (OTF/TTF für Office und Web, LaTeX-Paket `plex`).
+- Vorlagen-Assets:
+  - Word-Vorlage für Geschäftsbriefe (ersetzt die bestehende Brief-Vorlage in MS Word-Format)
+  - PowerPoint-Master (ersetzt die bestehende Präsentations-Vorlage)
+  - Website-Font-Einbindung (destengs.de und destengs.com, WordPress)
+  - LaTeX-Konfiguration für Ingenieur-Dokumente (inkl. CV)
+- Dokumentation des Typographie-Systems (Style Guide) als Referenz für alle nachgelagerten Teilgebiete.
+
+**Nicht im Scope:**
+- Logo-Überarbeitung (bleibt unverändert).
+- Farb-System (separates Thema; Corporate-Blau und weitere Farben werden bei Bedarf als eigenes Mini-Teilgebiet oder innerhalb von 07 Website behandelt).
+- Der Roll-out in den abhängigen Teilgebieten 07, 08, 22, 24 erfolgt dort, nicht hier. Teilgebiet 25 liefert nur die Assets und den Style Guide.
+
+## Getroffene Entscheidungen
+
+- **Neue Hausschrift (S05):** IBM Plex Sans als primäre Dokumenten-Schrift.
+- **Logo:** Unverändert, trotz Schriftwechsel — übliche Praxis in professionellen Marken.
+- **CV-Testlauf:** Teilgebiet 01 nutzt Plex Sans bereits vor Fertigstellung von Teilgebiet 25 (Weg A). Das ist reversibel, falls sich im Verlauf noch Anpassungen am Typographie-System ergeben.
+- **System-weite Font-Installation (S05):** Auf Thomas' Windows-System für alle Benutzer installiert sind:
+  - **IBM Plex Sans** v1.1.0 (Release-Datum 2024-11-13)
+  - **IBM Plex Mono** v1.1.0 (Release-Datum 2024-11-13)
+  - **IBM Plex Serif** v1.1.0 (Release-Datum 2024-11-13)
+  - Quelle: offizielle GitHub-Releases unter https://github.com/IBM/plex/releases (modulares Release-Schema mit Tags `@ibm/plex-sans`, `@ibm/plex-mono`, `@ibm/plex-serif`).
+  - Format: OpenType (OTF). Verfügbar in Word, LaTeX/MiKTeX (via fontspec), Browsern und allen anderen System-Anwendungen.
+  - Anlass: Voraussetzung für den Plex-Sans-Einsatz im CV-LaTeX-Build (Teilgebiet 01) — fontspec sucht den Font als System-Font, nicht als TeX-Live-Paket.
+
+## Offene Punkte
+
+- Auswahl der konkreten Plex-Schnitte für die verschiedenen Einsatzzwecke (vermutlich Regular, Medium, SemiBold, Bold; Italic je Schnitt). Alle Schnitte sind durch die Komplett-Installation verfügbar; die Auswahl erfolgt im Style Guide.
+- Frage Serif-Einsatz: Wird Plex Serif als Kontrast-Schrift verwendet (z.B. für Zitate, Whitepaper-Titelblätter, längere Lese-Texte), oder bleibt das System rein sans-serif? Schrift ist installiert; Einsatzregeln sind im Style Guide festzulegen.
+- Frage Mono-Einsatz: Plex Mono für Code-Snippets, technische Tabellen, Versionsnummern? Schrift ist installiert; Einsatzregeln im Style Guide festzulegen.
+- Größen-Hierarchie festlegen (z.B. Fließtext 10,5pt, Überschrift 1 18pt usw.) auf Basis eines konkreten Referenz-Dokuments.
+- Rollout-Reihenfolge zu den abhängigen Teilgebieten 07, 08, 22, 24 — zu klären, ob Teilgebiet 25 als deren Abhängigkeit markiert werden soll (separate R2-Entscheidung).
+
+## Nächste Schritte
+
+Das Teilgebiet ist als Enabler für spätere Arbeiten angelegt. Konkrete Bearbeitung beginnt erst, wenn der CV (Teilgebiet 01) abgeschlossen ist und eines der abhängigen visuellen Teilgebiete an der Reihe ist — dann mit Vorrang vor dem jeweiligen Teilgebiet.
+
+## Artefakte
+
+_(noch keine — Artefakte werden unter `artefakte/25-typographie-refresh/` abgelegt.)_

zentral-index.md

@@ -14,10 +14,32 @@ Diese Datei listet alle Teilgebiete der Marketing-Optimierung mit Status, Priori
 
 | Nr. | Teilgebiet | Kurzbeschreibung | Priorität | Abhängigkeiten | Status | Datei |
 |-----|------------|------------------|-----------|----------------|--------|-------|
-| _(noch keine Teilgebiete definiert – wird in der nächsten Session erarbeitet)_ | | | | | | |
+| 01 | Lebenslauf-Optimierung | CV für Consulting-Agenturen aktualisieren (KI-Fokus, Workshops, KI-Erfolge sichtbar machen, HW-Erfahrung entfernen, Stil von Angestelltem zu Consultant) | mittel | keine | in Bearbeitung | `teilgebiete/01-lebenslauf.md` |
+| 02 | Zeugnis von ASMPT | Zeugnisentwurf erstellen und ASMPT um Zeugnis bitten | mittel | 01 | offen | `teilgebiete/02-zeugnis.md` |
+| 03 | LinkedIn-Profil | Profil inhaltlich aktualisieren (KI-Neuausrichtung und KI-Erfolge sichtbar machen), auf zweisprachig erweitern | niedrig | 01 | offen | `teilgebiete/03-linkedin.md` |
+| 04 | Freelancer-Plattform-Profile | Die Freelancer-Plattform-Profile aktualisieren (KI-Neuausrichtung und KI-Erfolge sichtbar machen, Honorar anheben); Xing-Profil nebenbei mit aktualisieren | niedrig | 03 | offen | `teilgebiete/04-freelancer-profile.md` |
+| 05 | CRM Tool für mich | CRM-Tool auswählen und einrichten (SuiteCRM?) für die Nutzung durch nur mich | niedrig | keine | offen | `teilgebiete/05-crm-solo.md` |
+| 06 | Festpreisprodukte | KI-Potenzialanalyse-Workshops und Schulungen als standardisierte Produkte mit Festpreisen definieren | niedrig | keine | offen | `teilgebiete/06-festpreisprodukte.md` |
+| 07 | Website-Relaunch | destengs.de und destengs.com professionalisieren (Inhalte, Design, Impressum/TMG-Konformität, Datenschutzerklärung, Cookie-Banner, AVV mit Tool-Anbietern, Produkte, Ich-Formulierungen, Portrait-Foto, Analytics) | niedrig | 01, 03, 04, 06 | offen | `teilgebiete/07-website.md` |
+| 08 | One-Pager | Hochwertigen One-Pager für postalisches Mailing erstellen (Leistungsbeschreibung, Erfolgsbeispiele, Einladung zum Erstgespräch) | sehr niedrig | 01, 06 | offen | `teilgebiete/08-one-pager.md` |
+| 09 | Google-Eintrag | DesTEngS bei Google Maps / Unternehmensprofile eintragen | sehr niedrig | 07 | offen | `teilgebiete/09-google-eintrag.md` |
+| 10 | Kischdle vorbereiten | Kischdle für KI-Glaubwürdigkeitsaufbau vorbereiten (Backup einrichten, KI-Modell-Selektor und Frontend implementieren) | sehr niedrig | keine | offen | `teilgebiete/10-kischdle.md` |
+| 11 | KI-Glaubwürdigkeit: Image-RAG-Plus | RAG mit Image-fähigem Multivektor-Embedding-Modell und Late Interaction auf Kischdle implementieren, testen und Mini-Whitepaper erstellen | sehr niedrig | 10 | offen | `teilgebiete/11-image-rag-plus.md` |
+| 12 | KI-Glaubwürdigkeit: RDMSC | Dateien-Kurator mit Image-RAG-Plus, DMS (Tags, revisionssicher-geeignet) und Cloud-Speicher kombinieren, ggf. Zusammenhänge-Graph, testen und Mini-Whitepaper erstellen | sehr niedrig | 10 | offen | `teilgebiete/12-rdmsc.md` |
+| 13 | KI-Glaubwürdigkeit: Svg-Canvas-AI | Durch SVG-Gruppen definierte Objekte auf Canvas für KI zugänglich machen, Demo-Anwendungen, Mini-Whitepaper erstellen | sehr niedrig | 10 | offen | `teilgebiete/13-svg-canvas-ai.md` |
+| 14 | KI-Glaubwürdigkeit: On-Prem-AI-Sim | Auf DesTEngS-Websites Simulator von On-Premise-HW + LLM bereitstellen | sehr niedrig | 10 | offen | `teilgebiete/14-on-prem-ai-sim.md` |
+| 15 | UWG-§7-Prüfung | Ist der Prozess sinnvolle Lead-Filterung → One-Pager per Post → Telefonanruf zulässig nach UWG §7? | sehr niedrig | keine | offen | `teilgebiete/15-uwg-pruefung.md` |
+| 16 | CRM Tool für Team | CRM-Tool einrichten für Team-Nutzung und automatisierte Lead-Generierung | sehr niedrig | 05 | offen | `teilgebiete/16-crm-team.md` |
+| 17 | Lead-Generierung 1 | Systematische Identifikation technologieorientierter KMU im Großraum München für 100 Leads (Firmendatenbanken, IHK, LinkedIn Sales Navigator etc.) | sehr niedrig | 16 | offen | `teilgebiete/17-lead-generierung-1.md` |
+| 18 | Externe Telefonakquise-Kraft | Externe Telefonakquise-Kraft beauftragen | sehr niedrig | 15, 16, 17 | offen | `teilgebiete/18-telefonakquise-kraft.md` |
+| 19 | Kaltakquise-Kampagne 1 | Für die ersten 100 Leads: One-Pager per Post → Telefonanruf durch externe Arbeitskraft → Ersttermin | sehr niedrig | 08, 15, 16, 17, 18 | offen | `teilgebiete/19-kaltakquise-1.md` |
+| 20 | Lokale Wirtschaftsveranstaltungen | Teilnahme an IHK-Events, Unternehmerfrühstücken und Technologie-Stammtischen systematisieren und intensivieren | sehr niedrig | 03, 05, 07, 08, 22 | offen | `teilgebiete/20-wirtschaftsveranstaltungen.md` |
+| 21 | Büro-Gestaltung | Büro professionell gestalten für geschäftliche Treffen (Türschilder, Tischtelefon, Whiteboard, Aufräumen) | sehr niedrig | keine | offen | `teilgebiete/21-buero-gestaltung.md` |
+| 22 | Visitenkarten, Briefkopf, Stempel | Visitenkarten auf KI-Neuausrichtung aktualisieren, Briefkopf professioneller gestalten, Stempel in angemessenem Format ergänzen, E-Mail-Signatur aktualisieren | sehr niedrig | keine | offen | `teilgebiete/22-visitenkarten-briefkopf.md` |
+| 23 | Tools für Online-Meetings | Office 365 einführen, von Google Meet auf Teams (oder Zoom) als primäres Meeting-Tool umstellen, Fireflies.ai durch bessere deutschsprachige Transkription ersetzen, ggf. Jitsi Meet als sekundäres Tool evaluieren | sehr niedrig | keine | offen | `teilgebiete/23-online-meeting-tools.md` |
+| 24 | Angebots- und Vertragsvorlagen | Standardisierte Angebotsvorlage erstellen, AGB-Vorlagen vom AI Training Institute für DesTEngS anpassen, Vertragsvorlagen für KMU-Direktgeschäft aufsetzen | sehr niedrig | 06 | offen | `teilgebiete/24-angebotsvorlagen.md` |
+| 25 | DesTEngS-Typographie-Refresh | DesTEngS-Hausschrift von Bitstream Vera Sans auf IBM Plex Sans umstellen (Logo bleibt unverändert). Typographie-System definieren (Schnitte, Größen, Einsatzregeln für Fließtext, Überschriften, Tabellen, Untertitel). Vorlagen und Assets für Website, Briefkopf, Präsentationen, Angebote vorbereiten. | niedrig | keine | offen | `teilgebiete/25-typographie-refresh.md` |
 
 ## Historie der Indexänderungen
 
-Bei größeren Umstrukturierungen (z.B. Umbenennung/Aufsplitten von Teilgebieten) hier kurz festhalten – detaillierte Begründungen stehen im `changelog.md`.
-
-- _(keine Einträge)_
+Bei größeren Umstrukturierungen (z.B. Umbenennung/Aufsplitten von Teilgebieten) hier kurz festhalten – detaillierte Begründungen stehen im `changelog.md`.