S05: Teilgebiet 01 CV-Pipeline auf Pandoc/LuaLaTeX umgestellt: Ordner artefakte/01-lebenslauf neu gegliedert in source, templates, build, output, entwuerfe und archiv. Draft-Marker aus cv.md entfernt, Foto umbenannt ohne Sonderzeichen. Erste Template-Version template.tex geschrieben mit IBM Plex Sans, microtype, deutscher Sprachumgebung, Kopfzeile ab Seite 2, strikter Widow/Orphan-Kontrolle. Pandoc-Default reference.docx als Ausgangsbasis erzeugt. PowerShell-Build-Skript build.ps1 fertig mit Log und Exit-Code-Handling. DOCX-Build in Sandbox erfolgreich verifiziert, PDF-Build ist auf Thomas' MiKTeX-System zu testen. teilgebiete/01-lebenslauf.md um Wendepunkt, Entscheidungen, nächste Schritte und neue Artefakt-Liste aktualisiert.

artefakte/01-lebenslauf/entwuerfe/cv-entwurf-v1.md

@@ -0,0 +1,236 @@
+# Lebenslauf Dr.-Ing. Thomas Langer — Entwurf V1
+
+> **Hinweis:** Dieses Dokument ist der inhaltliche Entwurf des optimierten Lebenslaufs in Markdown. Das finale Format (Word/PDF mit Layout, Foto, Formatierung) wird nach inhaltlicher Freigabe erstellt.
+
+---
+
+## Kontaktdaten
+
+_(Bleiben unverändert: E-Mail, Telefon, Freelance.de, Website, LinkedIn, Büroadresse, Portraitfoto)_
+
+---
+
+## Zusammenfassung
+
+- TÜV-zertifizierter AI Consultant und promovierter Ingenieur (Dr.-Ing.) mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik
+- Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS, nahe München
+- Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Software Design, System Integration, Test und Test-Automatisierung
+- Drei KI-Potenzialanalyse-Workshops für Industrieunternehmen durchgeführt, jeweils mit Identifizierung und Priorisierung konkreter KI-Use-Cases und Erstellung einer Umsetzungs-Roadmap
+- Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation
+- Flexibler Arbeitsstil als Technischer Leiter (10 Mitarbeiter), Gruppenleiter, Team-Mitglied und autonomer Experte
+
+---
+
+## Berufstätigkeit
+
+### Seit Juli 2011 — Freiberuflicher Consultant, Ingenieurbüro DesTEngS Dr.-Ing. Thomas Langer, nahe München
+
+Generative KI und Elektronik-Entwicklung für Industrieunternehmen und Startups.
+
+**KI-Potenzialanalyse-Workshops:**
+- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien (Nov. 2025): Schulung, Identifizierung und Bewertung von KI-Potenzialen, Priorisierung von Use Cases und Erstellung einer Umsetzungs-Roadmap
+- Safe4Net, Geschäftsführung, Online (Aug./Sep. 2025): Schulung, Identifizierung und Bewertung von KI-Potenzialen, Priorisierung von Use Cases und Erstellung einer Umsetzungs-Roadmap
+
+**Weitere KI-Tätigkeiten:**
+- KI-Beratungen und Anwendung von Generativer KI bei Konzepten, Software Design, Automatisierungen, System Integration und Tests
+- KI-gestützte Dokumentationen und Illustrationen
+
+---
+
+### Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration R&D, München
+
+- **KI-Potenzialanalyse-Workshop:** Überblick und Grundlagen Generativer KI, Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI, Identifizierung und Bewertung von KI-Use-Cases mit Erstellung einer Umsetzungs-Roadmap
+- ASMPT Tool „ArxmlGenerator": Erweiterungen für neue Elemente der Ethernet-Feldbus Domain-Specific Language „YAP", Optimierungen, Bug Fixes und KI-gestützte Dokumentation der Transformationslogik
+- Entwicklung von Python-Tools zur Konvertierung und Analyse von Ethernet-Trace-Daten (PyShark, Vector CANalyzer Integration)
+- Ermittlung von System-Integration-Standard-Use-Cases und Erstellung der zugehörigen Vector-CANalyzer-Konfigurationen: Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen
+- Design eines Python-Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet-Feldbus-Protokoll
+
+---
+
+### Sep. 2025 – Feb. 2026 — KI-Projekt Kischdle.com, Geschäftskonzept von 2 potenziellen Gründern
+
+- On-Premise-KI-System mit Retrieval Augmented Generation (RAG): Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung
+- Auswahl und Kauf der PoC-Hardware, Implementierung des KI-System-Inference-Teils mit Nvidia-GPU, LLMs (Ollama, Open WebUI), Performance-Tests
+- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierung von Inference-Modellen (Qwen3-VL-8B) und Embedding-Modellen (tomoro-colqwen3-embed-4b)
+- Evaluierung von Langflow für KI-Agent-gestützte Workflow-Automatisierungen
+
+---
+
+### Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen
+
+- KI-gestützte Automatisierung der Einkaufsprozesse im Onlineshop einer Druckerei: Import der Kundendaten, automatisierte Ausführung der Bestellvorgänge inklusive Bezahlung, Protokollierung und Verarbeitung von Cloud-Druckdaten
+
+---
+
+### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration R&D, München
+
+- Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit-Ethernet-Feldbus für performantere Steuerung industrieller Bestückungsmaschinen
+- Validierung und Vergleich von Ethernet-Protokollen und Middlewares (UDP, TCP, IEEE 1722, PTP/gPTP, SOME/IP, DDS), Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
+- Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) zur Beschreibung des ASMPT Ethernet-Feldbus-Protokolls
+- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR-XML-Modellbeschreibungsdateien aus DSL-Dateien zur Dekodierung der Feldbus-Nachrichten in Vector CANalyzer, Bestandteil des Continuous-Integration-Prozesses
+- Erstellung von Testumgebungen und Werkzeugen: Testprozeduren und KPIs für Netzwerkverkehr, Man-in-the-Middle-Instrumente für Fehler-Einstreuung, Test-Automatisierungen mit Python
+- Entwicklung von C++-, Python- und CAPL-Programmen für Analyse und Erzeugung von Ethernet-Nachrichten auf verschiedenen Protokoll-Ebenen
+- Evaluierung von Vector-Informatik-Ethernet-Analysegeräten (VN5640, VN5650): Optimierung des Aufbaus für volle Gigabit-Datenrate, Aufdeckung einer signifikanten Spec-Verletzung der Hardware-Zeitbasis durch Konzeption und Aufbau einer hochpräzisen GPS-gestützten Zeit-Referenz
+
+---
+
+### Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München
+
+- **LIDAR Compute Module:** Bring-Up-Unterstützung, Labortests, Fehleranalyse, Unterstützung der Design-Validierung (Schwerpunkt EMV), Bestimmung aller Hardware-Datenquellen für SoC-Embedded-Linux-Überwachung, Erstellung von Requirements für Diagnose-Software
+- **Function Owner xDiagnostics:** Konzepterstellung der erweiterten Diagnose-Test-Software für das LIDAR-System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen; Verwaltung von Requirements, Tasks und Reviews in PTC Integrity; Überwachung der Implementierung in AUTOSAR-Software und Vector-CANoe-basierter Tester-Software; xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
+- Elektromagnetische Feldsimulationen mit CST für den GMSL-Pfad eines Kameramoduls zur Verifikation der Signalintegrität
+
+---
+
+### Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München
+
+- Signal-Integrity- und Power-Integrity-Simulationen von IC-Packages und PCBs für diverse Schnittstellen (LVDS, DDR3, Ethernet, Flash, CAN-Bus), Systemstudien von ADAS-LVDS-Übertragungsstrecken
+- Simulationen und Optimierungen der Chip-PCB-Übergänge von 77-GHz-ADAS-Radar-MMICs, EM-Feldsimulationen zur Modell-Extraktion
+- Entdeckung eines HF-Design-Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Board-Redesigns
+- Entwicklung eines speziellen PCB-Clock-Distribution-Netzwerks für ein IC mit extrem steilen Clock-Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock-Drivers
+- Erstellung von Matlab- und Python-Programmen
+
+---
+
+### Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm
+
+- Inbetriebnahme, Evaluierung und Optimierung von Transceiver-Modulen, Automatisierung von HF-Tests mit Matlab und Ruby
+
+---
+
+### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart
+
+- **Projekt Light Radio AAA (Aktives Antennen-Array für 2,5 GHz LTE):** Messungen und Überarbeitung des HF-Frontend-Empfängers mit 28% Flächenreduktion und besserer Performance
+- Matlab-Programmierung zur Steuerung von DUT/Messgeräten, Test-Automatisierung und System-Evaluierungen, darunter ein umfangreiches Realtime-Spektrum-Analysator-Programm
+- Entdeckung einer sporadischen Transceiver-HF-Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ursachenermittlung, Erstellung des dazu nötigen Matlab-Programms: Schnelle Identifizierung der problematischen Komponente, Vermeidung zeitintensiver Fehlersuche
+- **Projekt Metro WiFi Access Point (IEEE 802.11 a/b/g/n):** Aufbau von SISO- und MIMO-Evaluierungs-Messplätzen, Optimierung von AGC und Blocking, Verifikation des Listen-Before-Talk-Kanalzugriffsmechanismus und Unterstützung der ETSI-Zertifizierung
+- Agile Entwicklung mit Scrum
+
+---
+
+### Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer, (Ingenieurbüro), nahe Ulm
+
+---
+
+### Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Ulm
+
+- Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern, Erstellung des Entwicklungsprozesses (CAD-Software, Bibliotheken, Messgeräte, Labor, Qualitätssicherung)
+- Projektmanagement mit Fokus auf Erreichung äußerst anspruchsvoller Zielvorgaben
+- Erstellung und Prüfung von Spezifikationen für 3GPP-UMTS- und LTE-Systeme, Modul-Architektur-Entwicklungen in Zusammenarbeit mit System Engineering und ASIC-Designern
+- Verantwortlich für ca. 240 Aufbauten (DC bis 3,6 Gb/s): Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung von Evaluation Boards und Multistandard-Transceiver-Modulen für aktive Antennen bei 900 MHz und 2,1 GHz
+- Kooperationen mit externen Partnern: EMS-Unternehmen, Leiterplattenhersteller, Toshiba (CMOS-Chip-Reviews), Ferdinand-Braun-Institut (GaAs-Flip-Chip-Montage), Antennenhersteller Kathrein, Andrew und Huber & Suhner
+- _(Ab Okt. 2009: Principal Member of Technical Staff)_
+
+---
+
+### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, Düsseldorf
+
+- Mitarbeit in den Normierungsgremien OIF und MIPI: Systemsimulationen, Spezifikationserstellung, IC-Gehäuse- und Evaluation-Board-Entwicklung für Backplane-Übertragungsstrecken bis 11 Gb/s (OIF CEI) und serielle Datenübertragung bis 1 Gb/s pro Lane (MIPI D-PHY)
+- Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten, darunter Taktverteilung für ein 3,1-Gb/s-Transceiver-IC und ein Testchip zur HF-Charakterisierung
+- Berater bei HF- und Signal-Integrity-Fragen für verschiedene Abteilungen
+- Verantwortlich für alle detaillierten elektrischen IC-Gehäuse-Analysen bis zu 11 Gb/s / 1444 Balls
+- _(Ab April 2004: Senior Engineer)_
+
+---
+
+### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup, ICs und Module für faseroptische Systeme), Berlin
+
+- Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: Berechnung von Mixed-Mode-S-Parametern, Entwurf adaptiver Entzerrer auf Systemebene (Feedforward/Decision Feedback Equalization)
+- 10-Gb/s- und 40-Gb/s-Faseroptische Systeme: Systemsimulationen, Betreuung von Kooperationen mit Universitäten
+- CMOS-Demultiplexer-IC: BGA-Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung
+
+---
+
+### Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich ICN, München
+
+- Verantwortlich für ein 1,8-GHz-RX-Frontend-Modul für GSM-Mobilfunk-Basisstationen: Projektkoordination, Architektur-Definition, Schaltungsentwurf, Layout, Evaluierung und Fertigungseinführung
+- Qualifizierung und Fertigungseinführung eines 10-GHz-VCOs
+- Layout und Aufbautechnik von 40-Gb/s-High-Speed-Digital-Modulen für faseroptische Systeme
+
+---
+
+### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin
+
+- Promotion: Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Modellierung, Simulation, GaAs-MMIC-Entwicklung, C++-Software-Erstellung)
+- Entwicklung von MMIC-Sampling-Schaltungen mit Transienten bis 7 ps und Harmonischen bis 140 GHz
+- Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
+
+---
+
+### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut, Berlin
+
+- Modellierung passiver Elemente, Dioden und Transistoren auf GaAs-Wafern
+
+---
+
+### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin
+
+- Entwurf und Aufbau von ultra-breitbandigen Verstärkern (10 kHz – 16 GHz) inklusive Entwicklung eines neuen Verfahrens zur Temperaturkompensation
+
+---
+
+## Ausbildung
+
+| Zeitraum | Abschluss |
+|----------|-----------|
+| Okt. 2025 | **Ausbildung zum AI Consultant (mit TÜV-Zertifikat)** beim AI Training Institute |
+| März 2001 | **Promotion** „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", TU Berlin |
+| Okt. 1994 | **Dipl.-Ing. Elektrotechnik** an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik |
+| Juni 1986 | **Abitur** am Oberstufenzentrum Elektrotechnik in Berlin |
+
+---
+
+## Trainings
+
+| Zeitraum | Training |
+|----------|---------|
+| Dez. 2016 | Ansys SIwave Training |
+| Juni 2016 | Keysight High Speed Digital class using ADS |
+| Jan. 2008 | Gustav Käser, „Management" |
+| Juni 2007 | Die Akademie, „Führung und Organisation 1" |
+
+---
+
+## Kenntnisse
+
+**KI:**
+- KI-Strategie und Potenzialanalyse, KI-Schulung
+- Prompt Engineering, LLM-Evaluation und -Benchmarking
+- AI Agents und Coding-AI-Agent-Umgebungen: Manus, n8n, VS Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+- Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise
+    - Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Claude (Opus, Sonnet, Haiku), On-Premise Modelle (gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B)
+    - Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+- Retrieval Augmented Generation (RAG): Embedding Models, Vektor-Datenbanken
+    - Praxis-Erfahrung mit OpenAI text-embedding-3-small, Pinecone, On-Premise Qdrant und tomoro-colqwen3-embed-4b
+- KI-Software: Miro, Notion, Fireflies.ai, Gamma, Canva
+
+**Software Design:**
+- Python (NumPy, Pandas, Matplotlib, PyShark, PyAutoGUI, Tkinter), C++, C, CAPL
+- Matlab, JavaScript
+- Objekt-orientierte, ereignis-orientierte und prozedurale Programmierung
+- HTML, PHP, XML, JSON
+
+**IT:**
+- MS Windows, Linux (inkl. Embedded Linux), Docker
+- Git, MS Azure DevOps Server, PTC Integrity, Subversion
+- Jenkins
+- VMware Workstation, Linux KVM/Qemu
+- MS Office / LibreOffice, Inkscape, Gimp
+- NextCloud, n8n
+
+**Engineering Software:**
+- Vector CANalyzer, CANape, CANoe
+- Ansys Electronics Desktop (HFSS, Q3D, SIwave)
+- Keysight ADS
+- Altium, Cadence, Mentor PADS
+
+**Messtechnik:**
+- Daten-Netzwerk-Performance (Wireshark, iperf3, Vector Ethernet/CAN-Bus Testgeräte)
+- HF-Messtechnik: S-Parameter bis 110 GHz (On-Wafer und koaxial), Zeitbereichsmessungen bis 50 GHz, Signal- und Spektrumanalyse
+
+**Fremdsprachen:**
+- Deutsch: Muttersprache
+- Englisch: Fließend in Wort und Schrift
+
+**Veröffentlichungen:**
+- Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung