diff --git a/.checkpoint-pending.txt b/.checkpoint-pending.txt index 1154b34..b4ea686 100644 --- a/.checkpoint-pending.txt +++ b/.checkpoint-pending.txt @@ -1,2 +1,2 @@ -S09 -Teilgebiet 01 Iteration C Foto-Einbindung umgesetzt. Header als 2-Spalten-Grid-Table in cv.md mit Strich-Verhaeltnis 112:60 (= 65,1%/34,9% Spaltenbreite, ca. 10,15/5,43 cm bei 16 cm Textbreite). Foto rechts oben, 4,06x4,06 cm, beide Dimensionen explizit im Markdown um Pandocs Default-Wrapper keepaspectratio mit height=textheight zu vermeiden, der die Layout-Box auf 24cm Hoehe streckt und die Tabellen-Zeile zerschiesst. DOCX-Header-Spacing per neuer 4. Modifikation in build/post-process-docx.py (process_header_table): findet erste Tabelle, setzt Heading1-spacing-before=0 und Foto-Paragraph spacing-before=100 (=5pt) plus jc=right. PDF-Layout via neuem Pandoc-Lua-Filter build/header-image-wrap.lua: wrappt das Header-Foto im LaTeX-Output mit hfill+raisebox(-height)[0pt][0pt]{...}, hfill schiebt rechtsbuendig in raggedright-p-Spalte, raisebox setzt Bild-Top auf Cell-Top und reportet null Hoehe an die Tabellen-Zeile. Filter prueft FORMAT=latex und Image-Pfad enthaelt foto, DOCX bleibt unberuehrt. Lua-Filter-Erste-Version (Image durch RawInline ersetzt mit gebackenem Pfad) hat Pandocs Image-Resource-Resolution gebrochen und LuaLaTeX scheiterte mit File foto.jpg not found, Fix: Filter gibt Lua-Liste zurueck mit Original-img-Element zwischen RawInline-Wrappern. Template-Hotfixes fuer PDF: renewcommand-nolinkurl-zu-Plaintext (verhindert at-xverbatim-Bruch in longtable-Minipage durch URL-Display-Text-Verbatim-Mode), titlespacing-section-before=0pt fuer H1-Top-Alignment. cv.md: Pipe-Alignment in Grid Table programmatisch via Python ljust und Pipe-Position-Eindeutigkeitscheck (Pandoc 3.x ist beim Grid-Table-Pipe-Alignment streng, Sandbox-Pandoc 2.9 ist toleranter und damit irrefuehrend). build.ps1 erweitert um lua-filter-Argument in PDF und DOCX, plus Read-Host-Wait-on-Error entfernt (blockiert AI-Agents und CI), durch Start-Sleep 3s am Ende ersetzt. header-image-wrap.lua als Pflichtdatei in Test-Path-Check aufgenommen. Vier weitere Edit-Tool-Truncation-Vorfaelle in S09 (cv.md, template.tex zweimal, build.ps1), Lehre verschaerft Edit-Tool fuer jede nicht-triviale Modifikation auf NTFS-Mount-Dateien meiden. Sandbox-NTFS-Stale-Read auf DOCX-Output (DOCX-Datei als not a zip file, Workaround DOCX im Sandbox neu generieren). Sandbox-NTFS-Mount kann auch Datei-Schreiben mit open(w) verweigern obwohl os.path.exists True liefert, Workaround tmp-Datei plus os.rename. Build und visuelle Bestaetigung durch Thomas erfolgt fuer DOCX und PDF. teilgebiete/01-lebenslauf.md um Iteration-C-Block ergaenzt und Naechste-Schritte-Liste auf S10-Plan umgestellt (1 DOCX-Heading-Farben pruefen, 2 Doublecheck der generierten Texte mindestens elektrischer-Gehaeuse ist sinnverkehrt, 3 Buzzword-Kompetenzen brainstormen mindestens Umgang mit quantisierten LLMs fehlt, 4 PDF-Spacings H1/H2/Kontaktdaten und hellgraue Trennlinien korrigieren, 5 Hyphenation-Feintuning, 6 Teilgebiet abschliessen). agent-prompt.md Aktueller-Stand-Block fuer S10 fortgeschrieben. +S10 +Aufgabe 1 (DOCX-Heading-Farbe und -Bold) abgeschlossen. Farb-Audit zuerst: DesTEngS-Primaerfarbe ist 3C68AE, in 4 Dateien (agent-prompt.md, teilgebiete/01-lebenslauf.md, build/build-reference-docx.py Konstante HEADING_COLOR und Doc-Kommentar, templates/template.tex destengsblue-Definition) von 0B5394 auf 3C68AE korrigiert. changelog.md (append-only) und cv-debug.tex (generierter Output) bewusst ausgenommen. Diagnose der nicht-greifenden Heading-Farbe: Pandoc-3.x-Default-Reference enthaelt Linked Character Styles Heading1Char/2Char/3Char mit eigener color val=0F4761 themeColor=accent1 themeShade=BF (Aptos-Petrol). Char-Styles dominieren in Word ueber Para-Styles bei Run-Eigenschaften, deshalb gewann das Aptos-Theme. Pandoc 2.9 (Sandbox) hat diese Char-Styles nicht, daher konnte der Bug dort nicht reproduziert werden. Fix in build/build-reference-docx.py: HEADING_COLOR_STYLES um Heading1Char Heading2Char Heading3Char erweitert. Zusatzanforderung von Thomas: H1 und H2 fett. Neue Funktion set_heading_bold mit Konstante HEADING_BOLD_STYLES analog (Heading1+2 Para- und Char-Stil). H3 bleibt unveraendert. Docstring-Block B4 um beide Erklaerungen erweitert. Sandbox-syntaktischer Test der neuen Funktionen erfolgreich. Build und visuelle Bestaetigung durch Thomas: alle Headings im DOCX in DesTEngS-Blau 3C68AE, H1 und H2 fett, H3 normal. Aufgabe 2 Diff-Material vorbereitet: alte CV-Quelle Lebenslauf_Thomas_Langer_2025-03-21.docx aus archiv via pandoc nach markdown konvertiert und mit aktueller cv.md verglichen. Vier Output-Dateien in artefakte/01-lebenslauf/output: cv-old-plain.txt (DOCX normalisiert 305 Zeilen), cv-new-plain.txt (cv.md normalisiert 289 Zeilen), cv-diff-unified.txt (kompletter unified diff 551 Zeilen), cv-diff-report.md (sektionsweise Vergleichsbericht mit Mapping Berufstaetigkeit gleich Projekte als freiberuflicher Consultant). Sektion-Groessenvergleich zeigt erwartete Aenderungsmuster: Header kompakter, Zusammenfassung und Kenntnisse erweitert (KI-Fokus), Trainings stark gekuerzt, Veroeffentlichungen in Ausbildung integriert. Sinn-Check selbst macht Thomas in seinem Tempo, dann gemeinsames Review. diff --git a/agent-prompt.md b/agent-prompt.md index 2104027..d7f8ae1 100644 --- a/agent-prompt.md +++ b/agent-prompt.md @@ -106,7 +106,7 @@ S09 — **Iteration C: Foto-Einbindung via Grid Table.** **Nächste Aufgabe (S10) in dieser Reihenfolge (von Thomas vorgegeben):** -1. **DOCX: Blau ist nicht DesTEngS-Blau.** Heading-Farben prüfen — Soll: `#0B5394`. `build/build-reference-docx.py` Funktion `set_heading_colors` setzt zwar ``, aber Word rendert ggf. trotzdem den Theme-Aptos-Blau, weil das Heading-Style einen `themeColor`-Verweis behält oder weil das Theme dominiert. Prüfen, ob das `themeColor`-Attribut wirklich entfernt ist und ob die Farbe direkt am Run statt am Stil gesetzt werden muss. +1. **DOCX: Blau ist nicht DesTEngS-Blau.** Heading-Farben prüfen — Soll: `#3C68AE`. `build/build-reference-docx.py` Funktion `set_heading_colors` setzt zwar ``, aber Word rendert ggf. trotzdem den Theme-Aptos-Blau, weil das Heading-Style einen `themeColor`-Verweis behält oder weil das Theme dominiert. Prüfen, ob das `themeColor`-Attribut wirklich entfernt ist und ob die Farbe direkt am Run statt am Stil gesetzt werden muss. 2. **Doublecheck der neu generierten Texte in cv.md.** Mindestens „elektrischer Gehäuse" ist sinnverkehrt (vermutlich aus V9/V10-KI-Iterationen). cv.md komplett auf Sinn- und Sprachfehler durchgehen, vermutlich Konkordanz-/Stil-Fehler an mehreren Stellen. 3. **Buzzword-Kompetenzen-Brainstorm.** Kenntnisse-Abschnitt erweitern. Mindestens „Umgang mit quantisierten LLMs" ergänzen. Weitere KI-Begriffe für Agentur-Keyword-Matching identifizieren (Quantization, GGUF, GPTQ, AWQ, Inference-Optimierung, vLLM, llama.cpp, Ollama-Deployment etc.). 4. **PDF: Abstände H1 / H2 „Kontaktdaten" / Kontaktdaten-Bullet-Liste stimmen nicht** (Folge der C4c-Spacing-Änderung). Plus: hellgraue Trennlinien (rulegray = `#BFBFBF`) sind inakzeptabel — Farbe oder Linienführung überdenken (Trennlinien stehen nach H1 und H2 im titlesec-Format-Block). diff --git a/artefakte/01-lebenslauf/archiv/Lebenslauf_Thomas_Langer_2025-03-21.docx b/artefakte/01-lebenslauf/archiv/Lebenslauf_Thomas_Langer_2025-03-21.docx new file mode 100644 index 0000000..edaa9df Binary files /dev/null and b/artefakte/01-lebenslauf/archiv/Lebenslauf_Thomas_Langer_2025-03-21.docx differ diff --git a/artefakte/01-lebenslauf/archiv/Lebenslauf_Thomas_Langer_2025-03-21.pdf b/artefakte/01-lebenslauf/archiv/Lebenslauf_Thomas_Langer_2025-03-21.pdf new file mode 100644 index 0000000..46b7264 Binary files /dev/null and b/artefakte/01-lebenslauf/archiv/Lebenslauf_Thomas_Langer_2025-03-21.pdf differ diff --git a/artefakte/01-lebenslauf/build/build-reference-docx.py b/artefakte/01-lebenslauf/build/build-reference-docx.py index 99babe2..b31e41f 100644 --- a/artefakte/01-lebenslauf/build/build-reference-docx.py +++ b/artefakte/01-lebenslauf/build/build-reference-docx.py @@ -23,8 +23,21 @@ Iteration B1 + B1.5 + B2 + B3 + B4 (aktuell): passiert nicht hier, sondern im Post-Processing (build/post-process-docx.py), das auf das fertige DOCX angewendet wird - ein Stil kann keine Per-Bullet-Logik abbilden. - B4 - Heading 1/2/3 in destengsblue (0B5394) gefaerbt (themeColor + B4 - Heading 1/2/3 in destengsblue (3C68AE) gefaerbt (themeColor entfernt, damit die Farbe nicht aus dem Word-Theme kommt). + Wichtig (S10-Fix): NICHT NUR die Paragraph-Styles + Heading1/2/3, sondern AUCH die Linked Character Styles + Heading1Char/2Char/3Char muessen gefaerbt werden. + Pandoc-3.x-Default-Reference enthaelt diese Char-Styles + mit eigener color val=0F4761 themeColor=accent1 + themeShade=BF (Aptos-Petrol). Char-Styles haben in Word + Vorrang vor Para-Styles bei Run-Eigenschaften (Schrift, + Farbe), d.h. ohne Char-Style-Aenderung gewinnt das + Theme-Aptos-Blau gegenueber dem Para-Style-destengsblue. + B4-Bold (S10) - Heading 1 und 2 fett (Para- UND Char-Stil), + Heading 3 bleibt normal. Pandoc 3.x Default-Reference + hat Headings nicht fett. Char-Stil-Vorrangs-Logik + identisch wie bei der Farbe. Hinweis (S08): die zwischenzeitlich eingebauten Heading- Trennlinien (Bottom-Border + Indent-Trick) wurden zurueck- gerollt, weil sie in Word linksbuendig statt zentriert @@ -82,8 +95,14 @@ KEEP_STYLES = ("Heading1", "Heading2", "Heading3", "FirstParagraph") # B4 - Heading-Farben (Trennlinien wurden in S08 zurueckgerollt, siehe # Modul-Docstring). Bleibt: Heading 1/2/3 in destengsblue, themeColor entfernt. -HEADING_COLOR = "0B5394" # destengsblue (analog template.tex) -HEADING_COLOR_STYLES = ("Heading1", "Heading2", "Heading3") +HEADING_COLOR = "3C68AE" # destengsblue (analog template.tex) +HEADING_COLOR_STYLES = ("Heading1", "Heading2", "Heading3", + "Heading1Char", "Heading2Char", "Heading3Char") +# B4-Bold (S10) - Heading 1+2 fett, Heading 3 bleibt normal. +# Auch hier: Para- UND Char-Style modifizieren, weil Char-Style +# in Word Run-Properties dominiert (analog Farb-Fix). +HEADING_BOLD_STYLES = ("Heading1", "Heading2", + "Heading1Char", "Heading2Char") PAGE_W = 11906 PAGE_H = 16838 @@ -301,6 +320,31 @@ def set_heading_colors(styles_xml): log(f" Stil {sid!r}: color={HEADING_COLOR} (themeColor entfernt)") write_xml(tree, styles_xml) +def set_heading_bold(styles_xml): + """Setzt und auf Heading1 + Heading2 (Para- und Char-Stil). + Pandoc 3.x Default-Reference hat weder Para- noch Char-Stil fett gesetzt. + Char-Styles werden mit modifiziert, weil sie in Word fuer Run-Properties + Vorrang vor Para-Styles haben (analog Farb-Fix in set_heading_colors).""" + tree = ET.parse(styles_xml) + root = tree.getroot() + seen = set() + for style in root.findall(f"{W}style"): + sid = style.get(f"{W}styleId") + if sid not in HEADING_BOLD_STYLES: + continue + rPr = style.find(f"{W}rPr") + if rPr is None: + rPr = ET.SubElement(style, f"{W}rPr") + for tag in (f"{W}b", f"{W}bCs"): + if rPr.find(tag) is None: + ET.SubElement(rPr, tag) + log(f" Stil {sid!r}: bold (b + bCs)") + seen.add(sid) + missing = set(HEADING_BOLD_STYLES) - seen + if missing: + log(f" Hinweis: Stil(e) {sorted(missing)!r} nicht gefunden, uebersprungen") + write_xml(tree, styles_xml) + def header_default_xml(): return ( b'\n' @@ -454,6 +498,8 @@ def main(): set_keep_next_styles(styles_xml) log("Anpassung: Heading 1/2/3 in destengsblue (B4)") set_heading_colors(styles_xml) + log("Anpassung: Heading 1+2 fett (B4-Bold, S10)") + set_heading_bold(styles_xml) log("Anpassung: Header und Footer einbauen (B2)") add_header_footer(unpacked) diff --git a/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.docx b/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.docx index 3a6fc59..ac5f2e2 100644 Binary files a/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.docx and b/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.docx differ diff --git a/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.pdf b/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.pdf index c1e1307..8700589 100644 --- a/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.pdf +++ b/artefakte/01-lebenslauf/output/Lebenslauf_Dr-Ing_Thomas_Langer.pdf @@ -181,18 +181,21 @@ endobj 93 0 obj << /Filter /FlateDecode /Length 3184 >> stream -x[ˎWZ0 e{Mһ&lrL6Y,HIu/.%*ԩ"8y}ND?R_}=?=+ҌtŞBe_OtLN.ߣ:]=]5]]/ͱ\wZbc'e]ès]$3)Z+U !;ǢIWd.gӕl3'ZYUz.Ys$:x  i.^48hP+>_zg ; `)0>s#|l[#d1˓h4-WvD**kJ` h nE$g$y=>>\A3(+Ӡ}}WF_n4a\ca'ڞ8^jBp$X6+|F_O16$BPю`2"x7*K=+|wi)XiIZrڛ$ Sz||R[N85iwY?x)G+ Cn|w$ %TU7VJ=)2 gJ*ѕ(}aW -o6P'Y! Ub/`f#"Հ>@/!4i Ҁ-.L}?<\,z3Aܘsv Z/EMKǧtJڻ|jQP|/>euF0aZkPPdLђyf}1u€4}&C5UˡZ۩.k@tj[P#RxˤQ&UK= %20(/}#87@OTSw\Gȶ§sd*AKy#WbLi8Ź`ˇ g2{'Vm]TZ\u_ y]M 6J}f U`3]']⾼9Acׂu'F_5ݰ/Ч[ޜLkKDl]XKm$ҏVC^Z4B#S8g3@A;ix =*})IA{<l7V=L.DgMEW52~H-^%:|eqo/ڍk7ZnRoھC*J^TFnP+卂7 kp}Ԋh -V a<\KH;|91RiUjJn.ܹf"v7 %EmRNX ^4#%,BX2Fپ~u|%.P]3в'=P;u۪K$rɻげ"_!ň! #/]6WBYKTu+f۹Kɧ/ ē>­#%%Nzԏg?xy]{73[`dH*3躰+{wt #RAB?~hKfyε_>CMjA[~@Φ+)Rx\Z?8.Wwre:FֈJ*1l771xEs4?~ɚ!-; c}_/$qGY/rc(y[ ?ofoxv ;Tu W9@G-(t狘*}]|XmZٻ~դ6\J7Z7]Yzl{𾊕!^î_OhM Zrz hvʖʖiش͉U/DRfmb[:h|˜e~K>r;2ʽ(ԏaL?3{O0B<ɏOr zH~`QKR9V>QDrOҮD? = חzlnduF=̅}^8 VrPSkYM(OrѨUW)>"ƆD*ڑL&TO&Reg/.Mz;k2 9I_N{s#|aROzKtv6ܩ&-N?V4e[hdȍdXI` Cf],z[I%#"JM҆`!^8!4QuY7L>t9aD2 wH=MZ¥4}7 lO& L<3v)97&\pCDmKk*Ũyx$.ZߋOAr#l`^0JN5RX((2&Khɼ?3:a@>scq!*JTTW5 h:Y-k) ge(^Ī%DJkXWӗ>TV ٧)Nt;W.#dPh{92 S‘+b1_Z&4\CIn3a=[jp gu+6.*hj-:䯆& +mԾl3 S0Yꙮ +.Pq_if圍kAtǯnX-oNPv"L6I%6 VgdT/-)qi泌̠4"{r(CX#)!.(yզWdTᙔފdŞdU/nKS${5[;pKwD6n8seCI&K)$ +|1}kWcj2wm^\8Yoe?^~NQX:3}1#`hk\5{ya/i(v4vEQ4a+ b*7\GCpT˓.Ycڳ8VLg-M=5~^O M` +,T)5^{x F [b\cN٪sO&]7Nwҏ'͎\Q܍ xbs`NkrJeɅd(/m3 U6'2.@[~ʼn PԹ2,Y&i-mK;!JvE2 +[Jȍk8 asko7pn\ːeѡU\>~s=EH`:C I +'t;o*6ê|0,>QRX}ݱ94,5gFnYjJ$ WSuBwPUop@- GϘJLEq'ŵpr +6|7&>W5N2qCyfέEئ +'%/9Ko4B/L1^RjK냓89kP{i BeFJ`U+ُ4OqkKvfJhG};#ccXJU SfR2n0iD{#Dta-"qw +~ȁgZc?}lCQV8 '#xρOzZ%+5#/ tXlߵ=ZM0P> nFefLyY#ܗt\긑%? +] jY06dѰڻC-oZ@wZj4U8I*p&N>4\9c:>N Zh860МR3%5Tڡ-Yo+J@cUMd^@$ UO+p8:YrUi5/RWa#&_Ygzy"3vڍxw;J"ŷ"CQ8 Jy +5\4g<R}>_N`TZf_[A *wdB{IQ[cTe$ڙJE3Yh1+oPkY!szmD7Pgq:0Wb%;SY< -{b~ cQWD!A+' Q:()eQ q7DWMPD4gʹv.R H;$Fy7p{H 3A^^̸0m+/>+ .jTаЏڒYsŁPrG+iЖJt&oc>՝\}|`taNg5J@ M{};jQ9d{?i%_fcH|X v\aJ^oV:nYk|1Ei ǎb(UUQ +;x"&s_W`0u:'gpi5 ҍMg/x*be4F>GjZjqӂ4-鼲먲eZ16mssK kY[0uبff.2gr_@O\s>xr/ +X!S̶ɚ9Yf܃,T|aQc3{FbG9}ɩ*Z3=Co(~zO!bImcH2X%cVcgʕwjdxQ kv5Gy\`%Ki*5xXʨr{V:/?+[z,# w.k;K) nej!dS;I|p-`jf/>.])t endstream endobj 84 0 obj @@ -1792,17 +1795,20 @@ endobj << /Font << /F27 97 0 R /F39 96 0 R >> /ProcSet [ /PDF /Text ] >> endobj 116 0 obj -<< /Filter /FlateDecode /Length 3841 >> +<< /Filter /FlateDecode /Length 3842 >> stream xڽ\Ɏ$WLdpKP@uV,MɆu"\2+k42Ve/#%._7Q~}˧ruYo2|!.⭽x!˯W!Bos?oe;o_$/o_@ď*?㿤}Q`ĵ|'ǏM{|0ץ!|,|~X^e_~zjooG9L_~hoom Ee៉d+JV~EV㳔m3 h,*7uU&FK2i)M{O5- #aJ)7CuKǥ@M"„.,* $ PyzyZXSgyʠ8lVLUUZlaYg@H<\zb{tYGë< sO - U[xh>$MyzL֩dNI i<^fѱE=,s=X; E#.Q0TAFdXt\vy(mQtم9?8-r%(g4}C1mYJ JLjjPH}GRGqu" +mZ q1Y8M5znzd销Q|嚴KT|bޛ YUqhm?SrqnchSl"%K+hX B@#raU'iLQ5O*Xxޜ(E ea/68r$$S&HaL?#2%!. 2$6=l64 3˴OH åo$gd4z.ASFnlpܥlKK=ܮ }hOqx7M,6\HOa&/u2*Rl#,T"`y6(]XРxrUnH6+[;m YǛg ȋ!٫G"]Mb&hŌ%2`  .c@C>څw8F{yRi]phg:]e"d3ZڍL|) 6?$)F`gE&!z ccŸ-HtH ~880 LnV[.HΣ% +ֹ U(ij18&7#]e 0ਹ5ZM6G1um=TݯC">$A& P-*ٰzJQ&%X @<9 ̕AhAUXݚԴi:%_DSr[2fʊ(=KgѦX aƙEea6\O(1TVƲ#l׋'7Oך[2V%lG(@ȚF1`'['Ҟr\  \l@ޗM##Nʏx ?Mmu+ Llm$ "%vrP-dO1/H@g$ 1J"dpIRú,G%7vIY5?*ׇ{DeLӥߙ| ߕYMI$z1-?FEfPjtT1?.yzޣz'= zH8`fvr}k*`(@1,jvSʆ'8 /R3jvȯd vm=ۦ-cbprr[׫\Vcϑ;2PzȌTg>Iex_s7[¹4R zFj!EBx&l|r?Rf?yRhs%IdQo^DB܋|KIK0>r_zW9(5iߏīLݏ1%b_o]QiH,Xh:Ԉ^ ĀՍnp;{(XI0R$m5WYyrS$|ѬR^gS`ջE;eOʪU-ѦJheͩNtp@b, kɗ b3sdnRV+(Z:;\K78&8Ċ%K冖ŏ$?DF-T'| ->ifHV 趩PW{ҪX.튵m_Jtնc1>rg-4Hkm|}wOE˱4ʹ sBgÛsӳOOد6NT -Ѿ#Rj8eB~JdVKwQ5/`ȱ596*J5|"UId.9Q8PC\Iyn7cT2U_JYaqqW+fM*-*T U y6rԤ(33 7Fs%UosQǘ a3N+CWjExZ^z9Նrm`Ϫ#뺆|+4m9铎Fi -n'5E\f_i1FoONiw-%4~;EIy7ԩe,s7S7]\[o-xO;ᚬaU<$Ɓliv}1d2Cɮi'|F;nsu~%tjo@;~Cù4.1^ڇDDvIY ,VL^AEdUm]VxQ:ES9 \bG~xWױYYMa*z7\]Q.;%TJ0u8Pٛ2z)t}mb쏽'8A[Һj߄+ OxrgzDZV..*ޔv0s1R`hg|"1: E#TNlnvp굍a:$iy}|pkx.$s$5 ״4M*]ފ;J-Jqj'Mb,FQ/*9_<-~N=vbIȆ¶Eh{x^In8}wӵ$g8b]wjn0J' T,^;z?eGd*>i"Ar[L5] -s㕢6==k'%Vi|ym 8B{͛KTߵ&vval`@Sv/Cp,Q;oYv7*ŭ2l!jt8g #7Ƭ"<$dC5?^]'p;x[σul&j#Jaؘp\z z{4y͞HhP4ݾ?F\ +>ifHV 趩PW{ҪX.튵m_Jtնc1>rg*M^Ģ:>q/?-H72 pfwy? I omLf?=aR8Q)D\TJthQC +޺]:*]“u ߻Z-. +E} ~{ʖ;"Pë* W%䬂[E@ =bp=n$#rixFQyjWm|)-gŹS _ۮǣ^cdz4P.VA-Shl,>rW j)𢧉?X9-engmʡ%Ӂ*]:gw~M o~^eբW#Xؖ&^hc[^`W|梎1_]wō8Æg|Wvk}'Պ:2?,-r .UGu 5cWNir'͍~Y5MwOj7FuY͢AmӾc h-,ş#p+mZJ@iӿBUwnj}sMS?Y`nn#,7E[Ww5Y oGyI"Y,yh9@ yYj:Ć*+>E\iHUݘJpC[*MI> +-Hc="ݟyW}b dh.ד]*NPPw$N0Kp߶w gysi2]ԧc@6\X8ա@Ȫں\u(4-Njxǧ1shI/Ŏx c;)ޅ2wMa%*U=.*oE\vJ/8`Xq27e4RBY{Opuվ Wktiΐ ]\H#U)Fav9G)b!Ebt:F~T90kÞu8I lG&֐7M'?]㻇H /Ij@fiio\'n9UwZ +)DבղoOvŮY_ +aUr/<8x[{4 Յm^(2ҿ%1sq&k?e)H*p ĺv`N/X4=v~m +Uz}"DX/䶘j +~j+Emz{ OJp7a<\kMfv^^IY7sw޲ oT[/*eCq.%AF42ouoHYExH}IȆ>j? ~D(O&vHW͋LUGN?1 %mi=~Ѡi}|}g\ endstream endobj 115 0 obj @@ -1865,21 +1871,24 @@ endobj << /Font << /F27 97 0 R /F44 124 0 R /F39 96 0 R >> /ProcSet [ /PDF /Text ] >> endobj 131 0 obj -<< /Filter /FlateDecode /Length 2954 >> +<< /Filter /FlateDecode /Length 2955 >> stream -x[Ko$ Wp=޲mK\%R.?yoO~})#a*uy5By^gG2XB^y{۷Gw.N߾?G|5NR_~hU_;2Dr8,ncbl@ GXa*WR"+ xn(44lD\}F= okuڞM|,$@JX׃6Sw?K|m!YwXlHD{a?)q0z"*4y.ޯiL(m}\ullG++W^[JsxE'J4C\7ʇ4uSTyW!h -T(aETٮMZʡԗQeFL?μzƵnDpԭ.ah]A:=PK=(٥P7Mt7|i4@(sBhw: -HglK\g:S(D'5TH[GpfAWP"zQX2?+V3؛&~=tEG;.h3yM0AL]]ڎFxoX:^;ى -JV\+X$Зck?{?ܰc9)'u46~L bl~9]*ApnD|82GDE -q/y]= -QŅo4!#wnď*EgkxjF[9P,Gj֧NBE&մ!~uʶ_:R1)Efxh@`;oM"e;~qW1oGZyDZpG/vΏ-2R]E&@d3TAӘ7DI.XIHYe/P`M|0p[ ĺ ҜTub3m&1~!!IcB%EP -$gAkDYibA@wRQ|X"­EڮTۋ7`u\қQ|DX -M/<)2C -=>)W&AZ  \M)RD8 -@ FJMj"ml -b5/aX,g[7EaVH_bӮ COLU^H`6*l_ALՉKqwX'Vw:`dԓ9(fF`"(\(3gȇS-暲HݦFTgA7^Z@Rн6pZtT y^X=nIR;P%Z8˔ O2v=68 LuZVfnBt+`hi:Yi)kN,zcbfJ.ox^!ﻐ5O)pl?1}T.l'1yoY -LAJ%E>% gJ+%'hHc%^KT۰ YCHE ;;3_e͝ eAV!oFnY#˫yhKT4OJlD%(LؗқuTd_g T^79n h!gnG(O$U-_KuB2CY~E;ʚӜR}ۼ3ג8ɒ8)PljሗWgLɕFʵ) 6B̭9Umda,yG.CEa^*Y.{d+g;]֡x -aGyK /؁n.[. Sc`Joo~qNfuɎ0>0lY-~gdgP k'8j*lײcwIwn%|95>x(>j=I ]oaYXP:{ev7iQY␴,8@5:G6VʊM, yO,:DSMiӱ=^}UdgcwlVq:v{,Swq1}"5xX;'taפǛb>>Xf7JZr"C.$W)Ze…C߲%o(QM/UW1U5CI, 9nQ2Q/G&PR( %iߠ +x[K hFծM{Jd%?zQ"%jl=(>?j19ۋ(/b9 Nl=+W-O OA2>诩 ^NvU˶3.\rj +FàveW>W.a0>\ +0X#MZJQ~%FLϼznDpԭ.ah]A2X ٥qblMS&e 4H@#; +W_ΠT }.D[D;(֐-5j0$rհI_?C4MQ~N;!f+Zitb n+bdktgQWmNkt"eG)W`? +,st4 ,CceO*c^<7n| FyMlJYzUւ:x}'x 1ZhIFV`?Je${n8U7uO"l:pVflzNly_#O7TU.ڎo4.3wn*EgKxF[:P[,Gj֧B[.p^oCkeۯ~V)p[}5<4 ̦kkwڝ\qLCD8^l?^kde3eLf!oU\ 'ʱ G_ Úa~kuDI*ZRM[& vYk!Uxp#nha9 >X^ڮbEיL_5Y9ɩɛ;'P;V Π5|7JL\1]];YHNJn0tށAbYN}p eaAlްEyVfCԲHRlIǿ8X) z36 ,KKp=hIN]4M̗+[-aZi߱k=qh|Hɫ|,!gGa_бVo_bK`Epiủ I l\ +gW~eD7V@_]ŠW &%tGY&D$LB,l1-QJ$AU/[ endstream endobj 130 0 obj @@ -2212,92 +2221,92 @@ endobj << /Type /Catalog /Pages 98 0 R /Outlines 163 0 R /Names 165 0 R /PageMode/UseOutlines /OpenAction 83 0 R >> endobj 167 0 obj -<< /Author(\376\377\000D\000r\000.\000-\000I\000n\000g\000.\000\040\000T\000h\000o\000m\000a\000s\000\040\000L\000a\000n\000g\000e\000r)/Title(\376\377\000L\000e\000b\000e\000n\000s\000l\000a\000u\000f\000\040\000D\000r\000.\000-\000I\000n\000g\000.\000\040\000T\000h\000o\000m\000a\000s\000\040\000L\000a\000n\000g\000e\000r)/Subject()/Creator(\376\377\000P\000a\000n\000d\000o\000c\000\040\000+\000\040\000L\000u\000a\000L\000a\000T\000e\000X)/Keywords() /Producer (LuaTeX-1.24.0) /CreationDate (D:20260427181254+02'00') /ModDate (D:20260427181254+02'00') /Trapped /False /PTEX.FullBanner (This is LuaHBTeX, Version 1.24.0 (MiKTeX 26.2)) >> +<< /Author(\376\377\000D\000r\000.\000-\000I\000n\000g\000.\000\040\000T\000h\000o\000m\000a\000s\000\040\000L\000a\000n\000g\000e\000r)/Title(\376\377\000L\000e\000b\000e\000n\000s\000l\000a\000u\000f\000\040\000D\000r\000.\000-\000I\000n\000g\000.\000\040\000T\000h\000o\000m\000a\000s\000\040\000L\000a\000n\000g\000e\000r)/Subject()/Creator(\376\377\000P\000a\000n\000d\000o\000c\000\040\000+\000\040\000L\000u\000a\000L\000a\000T\000e\000X)/Keywords() /Producer (LuaTeX-1.24.0) /CreationDate (D:20260427202011+02'00') /ModDate (D:20260427202011+02'00') /Trapped /False /PTEX.FullBanner (This is LuaHBTeX, Version 1.24.0 (MiKTeX 26.2)) >> endobj xref 0 168 0000000000 65535 f 0000000020 00000 n 0000407293 00000 n -0000455134 00000 n +0000455136 00000 n 0000000062 00000 n 0000000263 00000 n 0000407353 00000 n -0000455064 00000 n +0000455066 00000 n 0000000309 00000 n 0000000396 00000 n 0000407413 00000 n -0000454956 00000 n +0000454958 00000 n 0000000442 00000 n 0000000545 00000 n -0000454858 00000 n +0000454860 00000 n 0000000592 00000 n 0000000824 00000 n 0000407474 00000 n -0000454760 00000 n +0000454762 00000 n 0000000871 00000 n 0000001313 00000 n -0000454662 00000 n +0000454664 00000 n 0000001360 00000 n 0000002092 00000 n -0000454564 00000 n +0000454566 00000 n 0000002139 00000 n 0000002666 00000 n -0000454466 00000 n +0000454468 00000 n 0000002713 00000 n 0000003175 00000 n -0000454368 00000 n +0000454370 00000 n 0000003222 00000 n 0000003949 00000 n -0000454270 00000 n +0000454272 00000 n 0000003996 00000 n 0000004555 00000 n -0000454172 00000 n +0000454174 00000 n 0000004602 00000 n 0000005129 00000 n -0000454074 00000 n +0000454076 00000 n 0000005176 00000 n 0000005633 00000 n -0000453976 00000 n +0000453978 00000 n 0000005680 00000 n 0000006152 00000 n -0000453878 00000 n +0000453880 00000 n 0000006199 00000 n 0000006685 00000 n -0000453767 00000 n +0000453769 00000 n 0000006732 00000 n 0000006995 00000 n -0000420572 00000 n -0000453693 00000 n +0000420573 00000 n +0000453695 00000 n 0000007042 00000 n 0000007966 00000 n -0000453606 00000 n +0000453608 00000 n 0000008013 00000 n 0000008791 00000 n -0000453519 00000 n +0000453521 00000 n 0000008838 00000 n 0000009853 00000 n -0000453432 00000 n +0000453434 00000 n 0000009900 00000 n 0000010554 00000 n -0000453345 00000 n +0000453347 00000 n 0000010601 00000 n 0000011262 00000 n -0000453258 00000 n +0000453260 00000 n 0000011309 00000 n 0000011935 00000 n -0000453184 00000 n +0000453186 00000 n 0000011982 00000 n 0000012454 00000 n -0000453097 00000 n +0000453099 00000 n 0000012501 00000 n 0000012579 00000 n -0000428748 00000 n -0000453010 00000 n +0000428750 00000 n +0000453012 00000 n 0000012622 00000 n 0000012695 00000 n -0000428810 00000 n -0000452936 00000 n +0000428812 00000 n +0000452938 00000 n 0000012738 00000 n 0000012816 00000 n 0000016131 00000 n @@ -2312,11 +2321,11 @@ xref 0000012866 00000 n 0000407171 00000 n 0000407232 00000 n -0000452387 00000 n -0000445424 00000 n -0000452744 00000 n +0000452389 00000 n +0000445426 00000 n +0000452746 00000 n 0000016263 00000 n -0000433698 00000 n +0000433700 00000 n 0000411839 00000 n 0000412051 00000 n 0000411674 00000 n @@ -2329,63 +2338,63 @@ xref 0000412134 00000 n 0000416126 00000 n 0000415948 00000 n -0000420360 00000 n -0000420634 00000 n -0000420195 00000 n +0000420361 00000 n +0000420635 00000 n +0000420196 00000 n 0000416272 00000 n -0000420509 00000 n -0000420331 00000 n -0000424563 00000 n -0000424775 00000 n -0000424398 00000 n -0000420717 00000 n -0000424712 00000 n -0000437880 00000 n -0000424534 00000 n -0000428088 00000 n -0000428315 00000 n -0000428536 00000 n -0000428872 00000 n -0000427907 00000 n -0000424871 00000 n -0000428685 00000 n -0000428043 00000 n -0000432160 00000 n -0000432372 00000 n -0000431995 00000 n -0000428955 00000 n -0000432309 00000 n -0000432131 00000 n -0000433549 00000 n -0000433761 00000 n -0000433384 00000 n -0000432455 00000 n -0000433520 00000 n -0000433844 00000 n -0000437060 00000 n -0000434120 00000 n -0000434225 00000 n -0000437302 00000 n -0000438038 00000 n -0000438242 00000 n -0000444374 00000 n -0000438777 00000 n -0000438903 00000 n -0000444607 00000 n -0000445574 00000 n -0000445771 00000 n -0000451376 00000 n -0000446261 00000 n -0000446382 00000 n -0000451615 00000 n -0000452542 00000 n -0000452862 00000 n -0000455229 00000 n -0000455580 00000 n -0000455618 00000 n -0000455744 00000 n +0000420510 00000 n +0000420332 00000 n +0000424564 00000 n +0000424776 00000 n +0000424399 00000 n +0000420718 00000 n +0000424713 00000 n +0000437882 00000 n +0000424535 00000 n +0000428090 00000 n +0000428317 00000 n +0000428538 00000 n +0000428874 00000 n +0000427909 00000 n +0000424872 00000 n +0000428687 00000 n +0000428045 00000 n +0000432162 00000 n +0000432374 00000 n +0000431997 00000 n +0000428957 00000 n +0000432311 00000 n +0000432133 00000 n +0000433551 00000 n +0000433763 00000 n +0000433386 00000 n +0000432457 00000 n +0000433522 00000 n +0000433846 00000 n +0000437062 00000 n +0000434122 00000 n +0000434227 00000 n +0000437304 00000 n +0000438040 00000 n +0000438244 00000 n +0000444376 00000 n +0000438779 00000 n +0000438905 00000 n +0000444609 00000 n +0000445576 00000 n +0000445773 00000 n +0000451378 00000 n +0000446263 00000 n +0000446384 00000 n +0000451617 00000 n +0000452544 00000 n +0000452864 00000 n +0000455231 00000 n +0000455582 00000 n +0000455620 00000 n +0000455746 00000 n trailer -<< /Size 168 /Root 166 0 R /Info 167 0 R /ID [ <253790DDE5D5E5927DCB39EF4C7E9239> <253790DDE5D5E5927DCB39EF4C7E9239> ] >> +<< /Size 168 /Root 166 0 R /Info 167 0 R /ID [ <7B524FD0F32ADB5B346DE6660085B67E> <7B524FD0F32ADB5B346DE6660085B67E> ] >> startxref -456404 +456406 %%EOF diff --git a/artefakte/01-lebenslauf/output/build.log b/artefakte/01-lebenslauf/output/build.log index 1312edf..2002f64 100644 --- a/artefakte/01-lebenslauf/output/build.log +++ b/artefakte/01-lebenslauf/output/build.log @@ -1,4 +1,4 @@ -===== Build gestartet: 2026-04-27 18:12:51 ===== +===== Build gestartet: 2026-04-27 20:20:08 ===== Source: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source\cv.md Template-TEX: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\template.tex Reference: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\reference.docx @@ -6,7 +6,7 @@ Output-Dir: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslau --- Pandoc -> PDF (LuaLaTeX) --- Cmd: pandoc --from=markdown+smart --pdf-engine=lualatex --template=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\template.tex --lua-filter=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\build\header-image-wrap.lua --resource-path=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source --output=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.pdf Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source\cv.md -PDF OK: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.pdf (449.1 KB) +PDF OK: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.pdf (449.2 KB) --- Pandoc -> DOCX --- Cmd: pandoc --from=markdown+smart --reference-doc=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\templates\reference.docx --lua-filter=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\build\header-image-wrap.lua --resource-path=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source --output=Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.docx Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\source\cv.md DOCX OK: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\output\Lebenslauf_Dr-Ing_Thomas_Langer.docx (379.7 KB) @@ -23,4 +23,4 @@ DOCX OK: Q:\DesTEngS\Pro\Git\marketing\claude_cowork\artefakte\01-lebenslauf\out [post-process-docx] Header-Tabelle H1 modifiziert: 1 [post-process-docx] Header-Tabelle Foto modifiziert: 1 [post-process-docx] Fertig. -===== Build beendet: 2026-04-27 18:12:57, Exit-Code 0 ===== +===== Build beendet: 2026-04-27 20:20:13, Exit-Code 0 ===== diff --git a/artefakte/01-lebenslauf/output/cv-diff-report.md b/artefakte/01-lebenslauf/output/cv-diff-report.md new file mode 100644 index 0000000..a66edf5 --- /dev/null +++ b/artefakte/01-lebenslauf/output/cv-diff-report.md @@ -0,0 +1,583 @@ +# CV-Diff: 2025-03-21 vs. aktueller Stand (S09) + +Inhaltlicher Vergleich nach Sektion. Vollstaendige Plain-Text- und Diff-Dateien liegen daneben: + +- cv-old-plain.txt -- alte Version (DOCX 2025-03-21, normalisiert) +- cv-new-plain.txt -- neue Version (cv.md S09, normalisiert) +- cv-diff-unified.txt -- kompletter Unified-Diff + +Hinweis: ALT 'Berufstaetigkeit' und NEU 'Projekte als freiberuflicher Consultant' werden hier +als gleiche Sektion 'Berufliche Stationen' verglichen. + +--- + +## Header + +```diff +--- alt: Header ++++ neu: Header +@@ -1,13 +1,6 @@ + E-Mail: Thomas.Langer@destengs.com +- +-Mobil: +49 177 518 29 39 +- +-Freelance.de: www.freelance.de/Freelancer/301931-Consultant +- +-LinkedIn: www.linkedin.com/in/thomas-langer-b9742a2 +- +-Xing: www.xing.com/profile/Thomas_Langer28 +- +-Website: www.DesTEngS.de +- +-Büroadresse: Biberger Straße 91, 82008 Unterhaching, Germany+Telefon: +49 89 413 27 59 20 ++Freelance.de: Link zum Profil ++Website: destengs.de ++LinkedIn: Link zum Profil ++Büroadresse: Biberger Straße 91, 82008 Unterhaching +``` + +--- + +## Zusammenfassung + +```diff +--- alt: Zusammenfassung ++++ neu: Zusammenfassung +@@ -1,11 +1,7 @@ +-Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung +- +-Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011 +- +-Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung +- +-War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten +- +-Hervorragende Kommunikations- und Präsentationsfähigkeiten +- +-Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte+TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik ++Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS ++Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung ++Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases ++Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation ++Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung ++Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte +``` + +--- + +## Berufliche Stationen + +```diff +--- alt: Berufliche Stationen ++++ neu: Berufliche Stationen +@@ -1,197 +1,168 @@ +-Seit Juli 2011 +-Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München: +-Design und Test Ingenieurdienstleistungen für die Elektronik Industrie +-Requirements Engineering und Erstellung von Spezifikationen +-Software Design +-Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz­technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen +-System Integration +-Test und Test Automatisierung von Software, Hardware und Subsystemen ++Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München: + +-Nov. 2020 bis +-Consultant bei ASMPT, System Integration Abteilung R&D 38, München: +-Mai 2024, seit +-Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung +-Aug. 2024 +-UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP +-Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS) ++KI-Potenzialanalyse-Workshops ++- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025 ++- Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025 ++KI-Beratungen ++Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests ++KI-gestützte Dokumentationen und Illustrationen ++ ++Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München: ++ ++KI-Workshop ++- Überblick und Grundlagen Generativer KI ++- Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI ++- Identifizierung und Bewertung von System Integration KI Use-Cases ++ASMPT Tool „ArxmlGenerator" ++- Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP" ++- KI-gestützte Dokumentation der Transformationslogik ++- Optimierungen und Bug Fixes ++Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll ++Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen ++Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer ++ ++Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern: ++ ++On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG) ++- Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung ++- Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests ++- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b ++- Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents ++ ++Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen: ++ ++KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision ++- Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung ++- Hochladen der Druckdaten aus der Lumiz-Cloud ++- Protokollierung der Vorgänge ++ ++Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München: ++ ++Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen ++- Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)) ++Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate + Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung +-Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen +-Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung +-Konfiguration der Embedded Linux Remote Control Units +-Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL) ++- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen ++- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung ++- Konfiguration der Embedded Linux Remote Control Units + Entwicklung von C++, Python und CAPL Programmen +-Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen +-Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format +-Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven +-Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet +-Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark +-Zur Test-Automatisierung mit Python PyAutoGUI ++- Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen ++- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses ++- Test-Automatisierungen mit Python PyAutoGUI ++- Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format ++- Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven + Evaluierung von Vector Informatik Ethernet Analysegeräten +-Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML +-Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate +-Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis +-```{=html} +- +-``` ++- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML ++- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate ++- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis + Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester + +-Aug. 2018 bis +-Consultant bei Magna Electronics Europe, München: +-Juli 2020 +-Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren +-Mai 2019 ++Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München: ++ + LIDAR Compute Module +-Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen +-Unterstützung der Design Validierung mit Schwerpunkt EMV Tests +-Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux +-Erstellung von Requirements für eine Diagnose Test Software ++- Bring-Up Unterstützung, Labortests, Fehleranalyse ++- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests ++- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux ++- Erstellung von Requirements für eine Diagnose Test Software + Function Owner xDiagnostics +-Konzepterstellung der erweiterten Diagnose Test Software "xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr) +-Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects +-Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung +-xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium ++- Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr) ++- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects ++- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung ++- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium ++Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität + +-Nov. 2014 +-Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München: +-bis ++Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München: ++ + Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs +-Juli 2018 +-Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew +-Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus +-Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns +-Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers +-Systemstudien von ADAS LVDS Übertragungsstrecken +-Simulationen und Optimierungen der Chip -- PCB Übergänge von 77 GHz ADAS Radar MMICs ++- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus ++- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns ++- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers ++- Systemstudien von ADAS LVDS Übertragungsstrecken ++Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs + EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs + Erstellung von Matlab, Python und IronPython Programmen + +-Apr. 2015 bis +-Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm: +-Aug. 2015 ++Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm: ++ + Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen + Automatisierung von HF-Tests mit Matlab und Ruby + +-Sep. 2011 +-Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart: +-bis +-Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE +-Juli 2014 +-RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance +-Aug. 2012 +-Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests +-Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus +-Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger ++Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart: ++ ++Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE ++- RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance ++- Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests ++- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus ++- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger + Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul +-Aufbau von SISO und MIMO Evaluierungs-Messplätzen +-Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM +-Berechnung von Systemreserven für LTE TX / WiFi RX Collocation +-Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung +-Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests +-Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten ++- Aufbau von SISO und MIMO Evaluierungs-Messplätzen ++- Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften ++- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation ++- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung ++- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests + Agile Design mit Scrum + +-Juli 2011 Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm ++Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm + +-Juli 2006 +-Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm: +-bis ++Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm: ++ + Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern +-Juni 2011 + Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung) +-Okt. 2009 +-Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben +-Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern +-Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration +-Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs +-Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System­schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces +-Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS +-Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs +-Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR +-Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs ++Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben ++Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern ++Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration ++- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs ++- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz ++Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen + Kooperationen und Zusammenarbeit mit externen Partnern: +-Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung +-Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen +-Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse +-Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten +-Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner +-Principal Member of Technical Staff ++- EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung) ++- Leiterplattenherstellern ++- Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung) ++- Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten) ++- Antennenhersteller Kathrein, Andrew und Huber & Suhner ++(Ab Okt. 2009: Principal Member of Technical Staff) + +-**\ +-** ++Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf: + +-Jan. 2003 +-Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf: +-bis ++Mitarbeit in den Normierungsgremien OIF und MIPI ++- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test ++- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken ++Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen + Evaluierung und Auswahl von HF Entwicklungssoftware +-Juni 2006 +-Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen +-April 2004 +-Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs +-Okt. 2004 +-Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität +-Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten +-Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators +-Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle +-Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum +-Mitarbeit in den Normierungsgremien OIF und MIPI +-Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test +-Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip +-Senior Engineer +-Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls ++Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls) ++(Ab April 2004: Senior Engineer) + +-Dez. 2000 +-Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin: +-bis +-Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben +-Dez. 2002 +-Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: +-Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme +-Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus +-10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul: +-Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel) +-Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs +-Optimierung von duobinären Übertragungssystemen +-3,1 Gb/s 8:32 CMOS Demultiplexer-IC: +-Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls +-Entwicklung der Teststrategie +-Entwurf von Leiterplatten für Test und Qualifikation +-HF-Leitungen für Mixed Signal CMOS-ICs: +-Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre +-Entwurf und messtechnische Auswertung eines Testchips ++Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin: + +-Nov. 1998 +-Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München: +-bis +-Entwicklung von HF Modulen für Mobilfunk und Daten-Transport: +-Nov. 2000 +-Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung +-Qualifizierung und Fertigungseinführung eines 10 GHz VCOs +-Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme ++Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: ++- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme ++- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus ++10 Gb/s und 40 Gb/s Faseroptische Systeme: ++- Betreuung von Kooperationen mit zwei Universitäten ++- Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs ++3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung + +-**\ +-** ++Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München: + +-Okt. 1994 +-Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: +-bis +-Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema): +-Okt. 1998 +-Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL +-Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz +-Modellierung, Simulation, Layout und Messung von GaAs MMICs +-Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz +-Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz +-Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz ++Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung ++Qualifizierung und Fertigungseinführung eines 10 GHz VCOs ++Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme + +-Sep. 1992 +-Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: +-bis ++Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: ++ ++Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung ++- Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001 ++- Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS ++- Modellierung, Simulation, Layout und Messung von GaAs MMICs ++- Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz ++- Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern ++Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz ++Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz ++ ++Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: ++ + Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern +-Aug. 1993 +-Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion + +-Jan. 1990 +-Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin: +-bis +-Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz -- 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation +-März 1992+Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin: ++ ++Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation +``` + +--- + +## Kenntnisse + +```diff +--- alt: Kenntnisse ++++ neu: Kenntnisse +@@ -1,41 +1,71 @@ +-Software Design ++KI: ++ ++KI-Potenzialanalyse und KI-Strategieentwicklung ++KI-Schulung ++KI-Implementierung ++Prompt Engineering, Context Engineering ++Multimodale KI (Text, Bild, Audio) ++DSGVO-konforme KI-Anwendungen ++Natural Language Processing (NLP) ++Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb) ++KI Software ++- Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI ++Agentic AI, Coding AI Agent Umgebungen ++- Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork ++Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung ++- Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B ++- Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs ++Retrieval Augmented Generation (RAG) ++- Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b ++- Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant ++ ++Software Design: ++ + Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung +-Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython ++Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow) ++REST API Integration ++Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen) + C++, C, CAPL + Matlab + JavaScript +-Ruby +-Ada inklusive GUI-Programmierung mit GtkAda +-HTML, PHP, XML, JSON +-AEL, Assembler, AutoHotKey, Basic, Pascal ++HTML, PHP, XML, JSON, Markdown + +-IT +-MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen +-MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex +-MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase +-Jenkins, Bugzilla, Redmine, SpiraTeam +-Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container +-Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin) +-NextCloud, n8n, Paperless-NG +-Embedded Linux ++Methodik: + +-Engineering Software ++Konzepterstellung ++Spezifikationserstellung ++Systematische Fehleranalyse ++Technologie-Evaluierung und -Auswahl ++Machbarkeitsstudien ++Technische Dokumentation ++Projektmanagement ++ ++IT: ++ ++MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server ++MS Office / LibreOffice ++MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git ++Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods ++NextCloud, n8n ++ ++Engineering Software: ++ + Vector CANalyzer, CANape, CANoe + Ansys Electronics Desktop, HFSS, Q3D, SIwave +-Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung +-CST, HSpice, Aplac +-MatLab, MathCAD, Mathematica +-Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix ++Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung ++CST + +-Messtechnik ++Messtechnik: ++ + Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester +-S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter +-Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz +-Amplituden- und Phasenrauschen +-HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW +-Bit Error Rate Test, Packet Success Rate +-WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse ++S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter ++Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz + +-Fremdsprachen ++Fremdsprachen: ++ + Deutsch: Muttersprache +-Englisch: Fließend in Wort und Schrift+Englisch: Fließend in Wort und Schrift ++ ++Veröffentlichungen: ++ ++Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung +``` + +--- + +## Trainings + +```diff +--- alt: Trainings ++++ neu: Trainings +@@ -1,15 +1,11 @@ +-Sept. 2023 Neuester von mehreren Erste-Hilfe-Kursen +-Dez. 2016 Ansys SIwave Training +-Juni 2016 Keysight High Speed Digital class using ADS +-Juli 2011 Marketing Training +-Feb. 2011 Pulsonix Training +-Feb. 2011 HFSS Training +-Jan. 2008 Gustav Käser, "Management" +-Juni 2007 Die Akademie, "Führung und Organisation 1" +-Dez. 2006 Microsoft Project Schulung +-Apr. 2006 Die Akademie, "Gedächtnis- und Konzentrationstraining" +-Apr. 2001 Aplac basic course +-Mai 2000 Seminar \"Persönlichkeitsentwicklung im Team\" +-Nov. 1999 Seminar \"ADS - RF & Microwave Circuit Designer Class\" +-Feb. 1999 Seminar „Betriebswirtschaft für Ingenieure -- Basis" +-1998, 1999 Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme+Dez. 2016 Ansys SIwave Training ++ ++Juni 2016 Keysight High Speed Digital class using ADS ++ ++Jan. 2008 Gustav Käser, „Management" ++ ++Juni 2007 Die Akademie, „Führung und Organisation 1" ++ ++Apr. 2006 Die Akademie, „Gedächtnis- und Konzentrationstraining" ++ ++Mai 2000 Seminar „Persönlichkeitsentwicklung im Team" +``` + +--- + +## Ausbildung + +```diff +--- alt: Ausbildung ++++ neu: Ausbildung +@@ -1,10 +1,7 @@ +-März 2001 +-> Promotion \"Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich\", +-> +-> https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf ++Okt. 2025 Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, Link zum Zertifikat (funktioniert nur im Browser) + +-Okt. 1994 +-> Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung) ++März 2001 Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", Dissertation + +-Juni 1986 +-> Abitur am Oberstufenzentrum Elektrotechnik in Berlin+Okt. 1994 Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten ++ ++Juni 1986 Abitur am Oberstufenzentrum Elektrotechnik in Berlin +``` + +--- + +## Veroeffentlichungen + +**KOMPLETT ENTFERNT** in der neuen Version. Alter Inhalt: + +``` +Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung +``` diff --git a/artefakte/01-lebenslauf/output/cv-diff-unified.txt b/artefakte/01-lebenslauf/output/cv-diff-unified.txt new file mode 100644 index 0000000..f3bb434 --- /dev/null +++ b/artefakte/01-lebenslauf/output/cv-diff-unified.txt @@ -0,0 +1,551 @@ +--- ALT (Lebenslauf_Thomas_Langer_2025-03-21.docx) ++++ NEU (source/cv.md, S09 Stand) +@@ -1,305 +1,289 @@ ++Lebenslauf Dr.-Ing. Thomas Langer ++Kontaktdaten + E-Mail: Thomas.Langer@destengs.com +- +-Mobil: +49 177 518 29 39 +- +-Freelance.de: www.freelance.de/Freelancer/301931-Consultant +- +-LinkedIn: www.linkedin.com/in/thomas-langer-b9742a2 +- +-Xing: www.xing.com/profile/Thomas_Langer28 +- +-Website: www.DesTEngS.de +- +-Büroadresse: Biberger Straße 91, 82008 Unterhaching, Germany ++Telefon: +49 89 413 27 59 20 ++Freelance.de: Link zum Profil ++Website: destengs.de ++LinkedIn: Link zum Profil ++Büroadresse: Biberger Straße 91, 82008 Unterhaching + + Zusammenfassung + +-Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung +- +-Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011 +- +-Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung +- +-War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten +- +-Hervorragende Kommunikations- und Präsentationsfähigkeiten +- +-Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte +- +-Berufstätigkeit +- +-Seit Juli 2011 +-Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München: +-Design und Test Ingenieurdienstleistungen für die Elektronik Industrie +-Requirements Engineering und Erstellung von Spezifikationen +-Software Design +-Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz­technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen +-System Integration +-Test und Test Automatisierung von Software, Hardware und Subsystemen +- +-Nov. 2020 bis +-Consultant bei ASMPT, System Integration Abteilung R&D 38, München: +-Mai 2024, seit +-Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung +-Aug. 2024 +-UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP +-Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS) ++TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik ++Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS ++Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung ++Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases ++Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation ++Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung ++Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte ++ ++Projekte als freiberuflicher Consultant ++ ++Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München: ++ ++KI-Potenzialanalyse-Workshops ++- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025 ++- Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025 ++KI-Beratungen ++Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests ++KI-gestützte Dokumentationen und Illustrationen ++ ++Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München: ++ ++KI-Workshop ++- Überblick und Grundlagen Generativer KI ++- Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI ++- Identifizierung und Bewertung von System Integration KI Use-Cases ++ASMPT Tool „ArxmlGenerator" ++- Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP" ++- KI-gestützte Dokumentation der Transformationslogik ++- Optimierungen und Bug Fixes ++Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll ++Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen ++Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer ++ ++Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern: ++ ++On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG) ++- Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung ++- Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests ++- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b ++- Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents ++ ++Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen: ++ ++KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision ++- Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung ++- Hochladen der Druckdaten aus der Lumiz-Cloud ++- Protokollierung der Vorgänge ++ ++Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München: ++ ++Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen ++- Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)) ++Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate + Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung +-Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen +-Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung +-Konfiguration der Embedded Linux Remote Control Units +-Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL) ++- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen ++- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung ++- Konfiguration der Embedded Linux Remote Control Units + Entwicklung von C++, Python und CAPL Programmen +-Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen +-Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format +-Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven +-Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet +-Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark +-Zur Test-Automatisierung mit Python PyAutoGUI ++- Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen ++- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses ++- Test-Automatisierungen mit Python PyAutoGUI ++- Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format ++- Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven + Evaluierung von Vector Informatik Ethernet Analysegeräten +-Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML +-Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate +-Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis +-```{=html} +- +-``` ++- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML ++- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate ++- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis + Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester + +-Aug. 2018 bis +-Consultant bei Magna Electronics Europe, München: +-Juli 2020 +-Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren +-Mai 2019 ++Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München: ++ + LIDAR Compute Module +-Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen +-Unterstützung der Design Validierung mit Schwerpunkt EMV Tests +-Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux +-Erstellung von Requirements für eine Diagnose Test Software ++- Bring-Up Unterstützung, Labortests, Fehleranalyse ++- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests ++- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux ++- Erstellung von Requirements für eine Diagnose Test Software + Function Owner xDiagnostics +-Konzepterstellung der erweiterten Diagnose Test Software "xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr) +-Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects +-Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung +-xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium +- +-Nov. 2014 +-Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München: +-bis ++- Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr) ++- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects ++- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung ++- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium ++Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität ++ ++Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München: ++ + Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs +-Juli 2018 +-Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew +-Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus +-Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns +-Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers +-Systemstudien von ADAS LVDS Übertragungsstrecken +-Simulationen und Optimierungen der Chip -- PCB Übergänge von 77 GHz ADAS Radar MMICs ++- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus ++- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns ++- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers ++- Systemstudien von ADAS LVDS Übertragungsstrecken ++Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs + EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs + Erstellung von Matlab, Python und IronPython Programmen + +-Apr. 2015 bis +-Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm: +-Aug. 2015 ++Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm: ++ + Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen + Automatisierung von HF-Tests mit Matlab und Ruby + +-Sep. 2011 +-Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart: +-bis +-Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE +-Juli 2014 +-RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance +-Aug. 2012 +-Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests +-Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus +-Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger ++Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart: ++ ++Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE ++- RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance ++- Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests ++- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus ++- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger + Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul +-Aufbau von SISO und MIMO Evaluierungs-Messplätzen +-Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM +-Berechnung von Systemreserven für LTE TX / WiFi RX Collocation +-Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung +-Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests +-Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten ++- Aufbau von SISO und MIMO Evaluierungs-Messplätzen ++- Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften ++- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation ++- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung ++- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests + Agile Design mit Scrum + +-Juli 2011 Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm +- +-Juli 2006 +-Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm: +-bis ++Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm ++ ++Berufliche Stationen vor der Selbständigkeit ++ ++Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm: ++ + Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern +-Juni 2011 + Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung) +-Okt. 2009 +-Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben +-Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern +-Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration +-Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs +-Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System­schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces +-Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS +-Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs +-Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR +-Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs ++Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben ++Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern ++Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration ++- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs ++- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz ++Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen + Kooperationen und Zusammenarbeit mit externen Partnern: +-Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung +-Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen +-Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse +-Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten +-Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner +-Principal Member of Technical Staff +- +-**\ +-** +- +-Jan. 2003 +-Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf: +-bis ++- EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung) ++- Leiterplattenherstellern ++- Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung) ++- Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten) ++- Antennenhersteller Kathrein, Andrew und Huber & Suhner ++(Ab Okt. 2009: Principal Member of Technical Staff) ++ ++Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf: ++ ++Mitarbeit in den Normierungsgremien OIF und MIPI ++- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test ++- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken ++Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen + Evaluierung und Auswahl von HF Entwicklungssoftware +-Juni 2006 +-Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen +-April 2004 +-Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs +-Okt. 2004 +-Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität +-Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten +-Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators +-Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle +-Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum +-Mitarbeit in den Normierungsgremien OIF und MIPI +-Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test +-Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip +-Senior Engineer +-Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls +- +-Dez. 2000 +-Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin: +-bis +-Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben +-Dez. 2002 +-Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: +-Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme +-Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus +-10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul: +-Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel) +-Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs +-Optimierung von duobinären Übertragungssystemen +-3,1 Gb/s 8:32 CMOS Demultiplexer-IC: +-Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls +-Entwicklung der Teststrategie +-Entwurf von Leiterplatten für Test und Qualifikation +-HF-Leitungen für Mixed Signal CMOS-ICs: +-Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre +-Entwurf und messtechnische Auswertung eines Testchips +- +-Nov. 1998 +-Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München: +-bis +-Entwicklung von HF Modulen für Mobilfunk und Daten-Transport: +-Nov. 2000 +-Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung +-Qualifizierung und Fertigungseinführung eines 10 GHz VCOs +-Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme +- +-**\ +-** +- +-Okt. 1994 +-Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: +-bis +-Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema): +-Okt. 1998 +-Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL +-Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz +-Modellierung, Simulation, Layout und Messung von GaAs MMICs +-Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz +-Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz +-Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz +- +-Sep. 1992 +-Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: +-bis ++Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls) ++(Ab April 2004: Senior Engineer) ++ ++Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin: ++ ++Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: ++- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme ++- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus ++10 Gb/s und 40 Gb/s Faseroptische Systeme: ++- Betreuung von Kooperationen mit zwei Universitäten ++- Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs ++3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung ++ ++Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München: ++ ++Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung ++Qualifizierung und Fertigungseinführung eines 10 GHz VCOs ++Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme ++ ++Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: ++ ++Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung ++- Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001 ++- Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS ++- Modellierung, Simulation, Layout und Messung von GaAs MMICs ++- Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz ++- Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern ++Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz ++Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz ++ ++Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: ++ + Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern +-Aug. 1993 +-Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion +- +-Jan. 1990 +-Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin: +-bis +-Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz -- 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation +-März 1992 ++ ++Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin: ++ ++Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation + + Ausbildung + +-März 2001 +-> Promotion \"Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich\", +-> +-> https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf +- +-Okt. 1994 +-> Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung) +- +-Juni 1986 +-> Abitur am Oberstufenzentrum Elektrotechnik in Berlin ++Okt. 2025 Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, Link zum Zertifikat (funktioniert nur im Browser) ++ ++März 2001 Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", Dissertation ++ ++Okt. 1994 Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten ++ ++Juni 1986 Abitur am Oberstufenzentrum Elektrotechnik in Berlin + + Trainings + +-Sept. 2023 Neuester von mehreren Erste-Hilfe-Kursen +-Dez. 2016 Ansys SIwave Training +-Juni 2016 Keysight High Speed Digital class using ADS +-Juli 2011 Marketing Training +-Feb. 2011 Pulsonix Training +-Feb. 2011 HFSS Training +-Jan. 2008 Gustav Käser, "Management" +-Juni 2007 Die Akademie, "Führung und Organisation 1" +-Dez. 2006 Microsoft Project Schulung +-Apr. 2006 Die Akademie, "Gedächtnis- und Konzentrationstraining" +-Apr. 2001 Aplac basic course +-Mai 2000 Seminar \"Persönlichkeitsentwicklung im Team\" +-Nov. 1999 Seminar \"ADS - RF & Microwave Circuit Designer Class\" +-Feb. 1999 Seminar „Betriebswirtschaft für Ingenieure -- Basis" +-1998, 1999 Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme ++Dez. 2016 Ansys SIwave Training ++ ++Juni 2016 Keysight High Speed Digital class using ADS ++ ++Jan. 2008 Gustav Käser, „Management" ++ ++Juni 2007 Die Akademie, „Führung und Organisation 1" ++ ++Apr. 2006 Die Akademie, „Gedächtnis- und Konzentrationstraining" ++ ++Mai 2000 Seminar „Persönlichkeitsentwicklung im Team" + + Kenntnisse + +-Software Design ++KI: ++ ++KI-Potenzialanalyse und KI-Strategieentwicklung ++KI-Schulung ++KI-Implementierung ++Prompt Engineering, Context Engineering ++Multimodale KI (Text, Bild, Audio) ++DSGVO-konforme KI-Anwendungen ++Natural Language Processing (NLP) ++Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb) ++KI Software ++- Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI ++Agentic AI, Coding AI Agent Umgebungen ++- Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork ++Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung ++- Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B ++- Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs ++Retrieval Augmented Generation (RAG) ++- Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b ++- Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant ++ ++Software Design: ++ + Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung +-Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython ++Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow) ++REST API Integration ++Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen) + C++, C, CAPL + Matlab + JavaScript +-Ruby +-Ada inklusive GUI-Programmierung mit GtkAda +-HTML, PHP, XML, JSON +-AEL, Assembler, AutoHotKey, Basic, Pascal +- +-IT +-MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen +-MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex +-MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase +-Jenkins, Bugzilla, Redmine, SpiraTeam +-Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container +-Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin) +-NextCloud, n8n, Paperless-NG +-Embedded Linux +- +-Engineering Software ++HTML, PHP, XML, JSON, Markdown ++ ++Methodik: ++ ++Konzepterstellung ++Spezifikationserstellung ++Systematische Fehleranalyse ++Technologie-Evaluierung und -Auswahl ++Machbarkeitsstudien ++Technische Dokumentation ++Projektmanagement ++ ++IT: ++ ++MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server ++MS Office / LibreOffice ++MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git ++Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods ++NextCloud, n8n ++ ++Engineering Software: ++ + Vector CANalyzer, CANape, CANoe + Ansys Electronics Desktop, HFSS, Q3D, SIwave +-Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung +-CST, HSpice, Aplac +-MatLab, MathCAD, Mathematica +-Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix +- +-Messtechnik ++Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung ++CST ++ ++Messtechnik: ++ + Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester +-S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter +-Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz +-Amplituden- und Phasenrauschen +-HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW +-Bit Error Rate Test, Packet Success Rate +-WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse +- +-Fremdsprachen ++S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter ++Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz ++ ++Fremdsprachen: ++ + Deutsch: Muttersprache + Englisch: Fließend in Wort und Schrift + +-Veröffentlichungen ++Veröffentlichungen: ++ + Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung diff --git a/artefakte/01-lebenslauf/output/cv-new-plain.txt b/artefakte/01-lebenslauf/output/cv-new-plain.txt new file mode 100644 index 0000000..6ecd1c8 --- /dev/null +++ b/artefakte/01-lebenslauf/output/cv-new-plain.txt @@ -0,0 +1,289 @@ +Lebenslauf Dr.-Ing. Thomas Langer +Kontaktdaten +E-Mail: Thomas.Langer@destengs.com +Telefon: +49 89 413 27 59 20 +Freelance.de: Link zum Profil +Website: destengs.de +LinkedIn: Link zum Profil +Büroadresse: Biberger Straße 91, 82008 Unterhaching + +Zusammenfassung + +TÜV-zertifizierter AI Consultant und promovierter Ingenieur mit über 30 Jahren Erfahrung in Entwicklung, Test und System Integration von Elektronik +Seit 2011 freiberuflicher Consultant mit eigenem Ingenieurbüro DesTEngS +Schwerpunkte: Generative KI (Potenzialanalyse, Schulung, Implementierung), Requirements Engineering, Software Design, System Integration, Test und Test-Automatisierung +Drei KI-Potenzialanalyse-Workshops durchgeführt, jeweils mit Identifizierung und Bewertung konkreter KI-Use-Cases +Erfolgreich tätig in Großkonzernen, Startups und Forschungsinstituten aus Industrie-Elektronik, Automotive, Halbleiter und Telekommunikation +Kommunikations- und Präsentationsstärke auf allen Ebenen, von Fachteams bis Geschäftsführung +Flexibler Arbeitsstil als Gruppenleiter (10 Mitarbeiter), Team-Mitglied und autonomer Experte + +Projekte als freiberuflicher Consultant + +Seit Juli 2011 — Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München: + +KI-Potenzialanalyse-Workshops +- Schrack Technik Österreich, Geschäftsführung und Abteilungsleitungen, Achau bei Wien, 13. Nov. 2025 +- Safe4Net, Geschäftsführung, Online, 28. Aug. + 2. Sep. 2025 +KI-Beratungen +Anwendung von KI bei Konzepten, System Engineering, Software Design, Automatisierungen, System Integration und Tests +KI-gestützte Dokumentationen und Illustrationen + +Aug. 2024 – Feb. 2026 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München: + +KI-Workshop +- Überblick und Grundlagen Generativer KI +- Praxis-Beispiele zur Verarbeitung der speziellen ASMPT System-Integration-Datenformate mit Machine Learning und Generativer KI +- Identifizierung und Bewertung von System Integration KI Use-Cases +ASMPT Tool „ArxmlGenerator" +- Erweiterungen für neue Elemente der ASMPT Ethernet Feldbus Domain-Specific Language „YAP" +- KI-gestützte Dokumentation der Transformationslogik +- Optimierungen und Bug Fixes +Design eines Python Clients zur Analyse von Nachrichten im ASMPT-eigenen Ethernet Feldbus Protokoll +Ermittlung von System Integration Standard Use-Cases und Erstellung der zugehörigen Vector CANalyzer Konfigurationen zur Steigerung der Effizienz durch Vereinheitlichung der Testplatz-Umgebungen +Entwicklung eines Python-Tools mit PyShark zur Konvertierung spezieller Bestückungsmaschinen Trace-Daten für die Nutzung in Vector CANalyzer + +Sep. 2025 – Feb. 2026 — Projekt „Kischdle", Geschäftskonzept von 2 potenziellen Gründern: + +On-Premise KI-System mit Consumer-GPU und Retrieval Augmented Generation (RAG) +- Technische Machbarkeitsabschätzung, Marktanalyse, Zielgruppendefinition, Schätzung des adressierbaren Markts und Konzepterstellung +- Auswahl und Kauf der Proof-of-Concept Hardware, Implementierung des KI-System Inference-Teils mit Nvidia-GPU, OpenAI gpt-oss-20b LLM, Ollama und Open WebUI, Performance-Tests +- Erweiterung durch PyTorch-Umgebung für multimodale KI-Modelle (Bild und Text), Evaluierungen des Inference-Modells Qwen3-VL-8B und des Embedding-Modells tomoro-colqwen3-embed-4b +- Evaluierung von Langflow für Workflow-Automatisierungen mit AI-Agents + +Jan. – Feb. 2026 — Consultant bei Lumiz (Marketing-Dienstleister), Taufkirchen: + +KI-gestützte Automatisierung der Einkäufe auf einer Druckerei-Website mit UI.Vision +- Import der Daten im Lumiz-Format, Auswahl der Lieferzeiten und Bestelloptionen, Ausführung der Bestellvorgänge inklusive Bezahlung +- Hochladen der Druckdaten aus der Lumiz-Cloud +- Protokollierung der Vorgänge + +Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München: + +Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen +- Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)) +Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate +Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung +- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen +- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung +- Konfiguration der Embedded Linux Remote Control Units +Entwicklung von C++, Python und CAPL Programmen +- Um die Weiterverwendung der existierenden CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen +- ASMPT Tool „ArxmlGenerator": Automatisierte Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungsdateien aus ASMPTs „YAP" DSL-Dateien zur Dekodierung der Ethernet Feldbus-Nachrichten in Vector CANalyzer, Teil des Continuous Integration Prozesses +- Test-Automatisierungen mit Python PyAutoGUI +- Erzeugung und Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und im ASMPT Ethernet Feldbus Format +- Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven +Evaluierung von Vector Informatik Ethernet Analysegeräten +- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen und AUTOSAR ARXML +- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate +- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis +Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester + +Aug. 2018 – Juli 2020 — Consultant bei Magna Electronics Europe (Automobil-Zulieferer), München: + +LIDAR Compute Module +- Bring-Up Unterstützung, Labortests, Fehleranalyse +- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests +- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux +- Erstellung von Requirements für eine Diagnose Test Software +Function Owner xDiagnostics +- Konzepterstellung der erweiterten Diagnose Test Software „xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr) +- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews und Defects +- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung +- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium +Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls zur Verifikation der Signalintegrität + +Nov. 2014 – Juli 2018 — Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München: + +Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs +- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus +- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns +- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers +- Systemstudien von ADAS LVDS Übertragungsstrecken +Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs +EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs +Erstellung von Matlab, Python und IronPython Programmen + +Apr. – Aug. 2015 — Consultant bei Kathrein.net.tech (Ubidyne-Nachfolger), Ulm: + +Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen +Automatisierung von HF-Tests mit Matlab und Ruby + +Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart: + +Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE +- RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance +- Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests +- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus +- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger +Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul +- Aufbau von SISO und MIMO Evaluierungs-Messplätzen +- Verifikationsmessungen; Optimierung von AGC und Blocking-Eigenschaften +- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation +- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung +- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests +Agile Design mit Scrum + +Juli 2011 — Gründung von DesTEngS Dr.-Ing. Thomas Langer (Ingenieurbüro), nahe Ulm + +Berufliche Stationen vor der Selbständigkeit + +Juli 2006 – Juni 2011 — Head of RF Integration bei Ubidyne (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk-Basisstationen), Abteilung Engineering, Ulm: + +Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern +Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung) +Projektmanagement mit Fokus auf Erreichung der äußerst anspruchsvollen Zielvorgaben +Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering und ASIC Designern +Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Unterstützung der System Integration +- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs +- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz +Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen +Kooperationen und Zusammenarbeit mit externen Partnern: +- EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung) +- Leiterplattenherstellern +- Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung) +- Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten) +- Antennenhersteller Kathrein, Andrew und Huber & Suhner +(Ab Okt. 2009: Principal Member of Technical Staff) + +Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf: + +Mitarbeit in den Normierungsgremien OIF und MIPI +- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test +- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken +Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen +Evaluierung und Auswahl von HF Entwicklungssoftware +Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls) +(Ab April 2004: Senior Engineer) + +Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin: + +Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: +- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme +- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus +10 Gb/s und 40 Gb/s Faseroptische Systeme: +- Betreuung von Kooperationen mit zwei Universitäten +- Systemsimulationen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs +3,1 Gb/s 8:32 CMOS Demultiplexer-IC: BGA Gehäuse-Entwurf, Teststrategie, Leiterplatten-Entwicklung + +Nov. 1998 – Nov. 2000 — Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, München: + +Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung +Qualifizierung und Fertigungseinführung eines 10 GHz VCOs +Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme + +Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: + +Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung +- Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001 +- Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS +- Modellierung, Simulation, Layout und Messung von GaAs MMICs +- Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz +- Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern +Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz +Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz + +Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: + +Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern + +Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin: + +Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation + +Ausbildung + +Okt. 2025 Ausbildung zum AI Consultant (mit TÜV-Zertifikat) beim AI Training Institute, Link zum Zertifikat (funktioniert nur im Browser) + +März 2001 Promotion „Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich", Dissertation + +Okt. 1994 Dipl.-Ing. Elektrotechnik an der TU Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Software zur Extraktion von MESFET Ersatzschaltbildern aus Messdaten + +Juni 1986 Abitur am Oberstufenzentrum Elektrotechnik in Berlin + +Trainings + +Dez. 2016 Ansys SIwave Training + +Juni 2016 Keysight High Speed Digital class using ADS + +Jan. 2008 Gustav Käser, „Management" + +Juni 2007 Die Akademie, „Führung und Organisation 1" + +Apr. 2006 Die Akademie, „Gedächtnis- und Konzentrationstraining" + +Mai 2000 Seminar „Persönlichkeitsentwicklung im Team" + +Kenntnisse + +KI: + +KI-Potenzialanalyse und KI-Strategieentwicklung +KI-Schulung +KI-Implementierung +Prompt Engineering, Context Engineering +Multimodale KI (Text, Bild, Audio) +DSGVO-konforme KI-Anwendungen +Natural Language Processing (NLP) +Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb) +KI Software +- Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI +Agentic AI, Coding AI Agent Umgebungen +- Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork +Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung +- Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B +- Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs +Retrieval Augmented Generation (RAG) +- Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b +- Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant + +Software Design: + +Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung +Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow) +REST API Integration +Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen) +C++, C, CAPL +Matlab +JavaScript +HTML, PHP, XML, JSON, Markdown + +Methodik: + +Konzepterstellung +Spezifikationserstellung +Systematische Fehleranalyse +Technologie-Evaluierung und -Auswahl +Machbarkeitsstudien +Technische Dokumentation +Projektmanagement + +IT: + +MS Windows, Unix inkl. Linux, Embedded Linux und Hosted Linux Server +MS Office / LibreOffice +MS Azure DevOps Server / Team Foundation Server, PTC Integrity, Subversion Server, Git +Virtuelle Maschinen basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container, Podman Pods +NextCloud, n8n + +Engineering Software: + +Vector CANalyzer, CANape, CANoe +Ansys Electronics Desktop, HFSS, Q3D, SIwave +Keysight ADS inkl. Momentum, SIPro/PIPro und AEL Programmierung +CST + +Messtechnik: + +Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester +S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter +Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz + +Fremdsprachen: + +Deutsch: Muttersprache +Englisch: Fließend in Wort und Schrift + +Veröffentlichungen: + +Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung diff --git a/artefakte/01-lebenslauf/output/cv-old-plain.txt b/artefakte/01-lebenslauf/output/cv-old-plain.txt new file mode 100644 index 0000000..ddfbf8e --- /dev/null +++ b/artefakte/01-lebenslauf/output/cv-old-plain.txt @@ -0,0 +1,305 @@ +E-Mail: Thomas.Langer@destengs.com + +Mobil: +49 177 518 29 39 + +Freelance.de: www.freelance.de/Freelancer/301931-Consultant + +LinkedIn: www.linkedin.com/in/thomas-langer-b9742a2 + +Xing: www.xing.com/profile/Thomas_Langer28 + +Website: www.DesTEngS.de + +Büroadresse: Biberger Straße 91, 82008 Unterhaching, Germany + +Zusammenfassung + +Consultant mit hoher Fachkompetenz und 30 Jahren Ingenieurerfahrung aus den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung + +Gründung des Ingenieurbüros DesTEngS Dr.-Ing. Thomas Langer in 2011 + +Fachkenntnisse in Requirements Engineering, Software Design, Hardware Design, System Integration, Test und Test Automatisierung + +War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten + +Hervorragende Kommunikations- und Präsentationsfähigkeiten + +Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte + +Berufstätigkeit + +Seit Juli 2011 +Inhaber von DesTEngS Dr.-Ing. Thomas Langer, nahe München: +Design und Test Ingenieurdienstleistungen für die Elektronik Industrie +Requirements Engineering und Erstellung von Spezifikationen +Software Design +Hardware Verifikation: Daten-Netzwerke, High-Speed Digital, Signalintegrität, Hochfrequenz­technik, Elektromagnetische Verträglichkeit und Elektromagnetische Feldsimulationen +System Integration +Test und Test Automatisierung von Software, Hardware und Subsystemen + +Nov. 2020 bis +Consultant bei ASMPT, System Integration Abteilung R&D 38, München: +Mai 2024, seit +Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung +Aug. 2024 +UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP +Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS) +Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung +Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen +Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung +Konfiguration der Embedded Linux Remote Control Units +Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL) +Entwicklung von C++, Python und CAPL Programmen +Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen +Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format +Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven +Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet +Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark +Zur Test-Automatisierung mit Python PyAutoGUI +Evaluierung von Vector Informatik Ethernet Analysegeräten +Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML +Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate +Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis +```{=html} + +``` +Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester + +Aug. 2018 bis +Consultant bei Magna Electronics Europe, München: +Juli 2020 +Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren +Mai 2019 +LIDAR Compute Module +Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen +Unterstützung der Design Validierung mit Schwerpunkt EMV Tests +Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux +Erstellung von Requirements für eine Diagnose Test Software +Function Owner xDiagnostics +Konzepterstellung der erweiterten Diagnose Test Software "xDiagnostics" für das LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr) +Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects +Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung +xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium + +Nov. 2014 +Consultant bei Infineon, Abteilung DES TCP PCB, Großraum München: +bis +Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs +Juli 2018 +Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew +Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus +Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns +Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers +Systemstudien von ADAS LVDS Übertragungsstrecken +Simulationen und Optimierungen der Chip -- PCB Übergänge von 77 GHz ADAS Radar MMICs +EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs +Erstellung von Matlab, Python und IronPython Programmen + +Apr. 2015 bis +Consultant bei Kathrein.net.tech, Ubidyne Nachfolger, Ulm: +Aug. 2015 +Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen +Automatisierung von HF-Tests mit Matlab und Ruby + +Sep. 2011 +Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart: +bis +Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE +Juli 2014 +RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance +Aug. 2012 +Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests +Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus +Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger +Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul +Aufbau von SISO und MIMO Evaluierungs-Messplätzen +Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM +Berechnung von Systemreserven für LTE TX / WiFi RX Collocation +Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung +Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests +Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten +Agile Design mit Scrum + +Juli 2011 Gründung von DesTEngS Dr.-Ing. Thomas Langer, nahe Ulm + +Juli 2006 +Head of RF Integration bei Ubidyne, (Startup, ca. 60 Mitarbeiter, aktive Antennen für Mobilfunk Basisstationen), Abteilung Engineering, Ulm: +bis +Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern +Juni 2011 +Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung) +Okt. 2009 +Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben +Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern +Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration +Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs +Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System­schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces +Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS +Berechnungen thermischer Eigenschaften, thermische Struktursimulationen von GaAs PA ICs +Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR +Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs +Kooperationen und Zusammenarbeit mit externen Partnern: +Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung +Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen +Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse +Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten +Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner +Principal Member of Technical Staff + +**\ +** + +Jan. 2003 +Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Technology Development Group, Düsseldorf: +bis +Evaluierung und Auswahl von HF Entwicklungssoftware +Juni 2006 +Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen +April 2004 +Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs +Okt. 2004 +Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität +Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten +Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators +Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle +Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum +Mitarbeit in den Normierungsgremien OIF und MIPI +Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test +Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip +Senior Engineer +Verantwortlich für alle detaillierten elektrischen IC-Gehäuse Analysen bis zu 11 Gb/s / 1444 Balls + +Dez. 2000 +Entwicklungsingenieur bei Multilink Technology, (Startup, weltweit ca. 360 Mitarbeiter, ICs und Module für faseroptische Übertragungssysteme), Abteilung Advanced Products Group, Berlin: +bis +Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben +Dez. 2002 +Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s: +Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme +Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus +10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul: +Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel) +Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs +Optimierung von duobinären Übertragungssystemen +3,1 Gb/s 8:32 CMOS Demultiplexer-IC: +Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls +Entwicklung der Teststrategie +Entwurf von Leiterplatten für Test und Qualifikation +HF-Leitungen für Mixed Signal CMOS-ICs: +Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre +Entwurf und messtechnische Auswertung eines Testchips + +Nov. 1998 +Entwicklungsingenieur bei Siemens, Bereich Information and Communication Networks, zentrale Entwicklungsabteilung M TM 12, München: +bis +Entwicklung von HF Modulen für Mobilfunk und Daten-Transport: +Nov. 2000 +Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung +Qualifizierung und Fertigungseinführung eines 10 GHz VCOs +Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme + +**\ +** + +Okt. 1994 +Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: +bis +Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema): +Okt. 1998 +Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL +Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz +Modellierung, Simulation, Layout und Messung von GaAs MMICs +Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz +Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz +Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz + +Sep. 1992 +Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin: +bis +Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern +Aug. 1993 +Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion + +Jan. 1990 +Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin: +bis +Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz -- 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation +März 1992 + +Ausbildung + +März 2001 +> Promotion \"Computergestützter Entwurf nichtlinearer Transmissionsleitungen zur Erzeugung elektrischer Transienten im Picosekundenbereich\", +> +> https://depositonce.tu-berlin.de/bitstream/11303/599/1/Dokument_9.pdf + +Okt. 1994 +> Dipl.-Ing. Elektrotechnik an der Technischen Universität Berlin, Vertiefungsfach Hochfrequenztechnik, Diplomarbeit Extraktion von MESFET Ersatzschaltbildern (Bestimmung von Ersatzschaltbild-Elementwerten aus speziellen S-Parameter Messungen, C++ Software Design mit GUI Programmierung für graphische Bereichsauswahl und Ergebnisdarstellung) + +Juni 1986 +> Abitur am Oberstufenzentrum Elektrotechnik in Berlin + +Trainings + +Sept. 2023 Neuester von mehreren Erste-Hilfe-Kursen +Dez. 2016 Ansys SIwave Training +Juni 2016 Keysight High Speed Digital class using ADS +Juli 2011 Marketing Training +Feb. 2011 Pulsonix Training +Feb. 2011 HFSS Training +Jan. 2008 Gustav Käser, "Management" +Juni 2007 Die Akademie, "Führung und Organisation 1" +Dez. 2006 Microsoft Project Schulung +Apr. 2006 Die Akademie, "Gedächtnis- und Konzentrationstraining" +Apr. 2001 Aplac basic course +Mai 2000 Seminar \"Persönlichkeitsentwicklung im Team\" +Nov. 1999 Seminar \"ADS - RF & Microwave Circuit Designer Class\" +Feb. 1999 Seminar „Betriebswirtschaft für Ingenieure -- Basis" +1998, 1999 Verschiedene Mobilfunk-Kurse über GSM, CDMA and UMTS Systeme + +Kenntnisse + +Software Design +Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung +Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung), IronPython +C++, C, CAPL +Matlab +JavaScript +Ruby +Ada inklusive GUI-Programmierung mit GtkAda +HTML, PHP, XML, JSON +AEL, Assembler, AutoHotKey, Basic, Pascal + +IT +MS Windows, Unix inkl. Linux, Cluster mit LSF Anwender Kenntnissen +MS Office / LibreOffice, MS Project, Visio, Inkscape, Gimp, Latex +MS Azure DevOps Server / Team Foundation Server, MS Visual Studio, PTC Integrity, Aras Innovator, Subversion Server, Tortoise Subversion Client, Git, ClearCase +Jenkins, Bugzilla, Redmine, SpiraTeam +Virtuelle Maschinen Erstellung und Anwendung basierend auf VMware Workstation und Linux KVM/Qemu, Docker Container +Dedicated hosted Linux Server (Apache Web Server, Mysql / MariaDB Datenbanken, E-mail Server, Apache Subversion Server, Parallels Plesk, Webmin / Virtualmin) +NextCloud, n8n, Paperless-NG +Embedded Linux + +Engineering Software +Vector CANalyzer, CANape, CANoe +Ansys Electronics Desktop, HFSS, Q3D, SIwave +Keysight ADS inkl. Ptolomy, Momentum, SIPro/PIPro und AEL Programmierung +CST, HSpice, Aplac +MatLab, MathCAD, Mathematica +Altium, AutoCAD, Cadence (Allegro, SIP, Analog Artist, Spectre, SpectreRF, Virtuoso), Enterprise Architect, Mentor PADS, Pentalogix CAMmaster, Pulsonix + +Messtechnik +Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester +S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter +Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz, integrierten Samplingschaltungen bis 140 GHz und Real Time Oszilloskopen bis 13 GHz +Amplituden- und Phasenrauschen +HF-Leistungsmessgerät, Spektrumanalysator, Signalanalysator, Agilent VSA SW +Bit Error Rate Test, Packet Success Rate +WCDMA, LTE und WiFi Signalerzeugung und Signalanalyse + +Fremdsprachen +Deutsch: Muttersprache +Englisch: Fließend in Wort und Schrift + +Veröffentlichungen +Dissertation, fünf Veröffentlichungen, ein Patent, eine Erfindungsmeldung diff --git a/artefakte/01-lebenslauf/templates/reference.docx b/artefakte/01-lebenslauf/templates/reference.docx index 4e9d51a..75c5d2b 100644 Binary files a/artefakte/01-lebenslauf/templates/reference.docx and b/artefakte/01-lebenslauf/templates/reference.docx differ diff --git a/artefakte/01-lebenslauf/templates/template.tex b/artefakte/01-lebenslauf/templates/template.tex index 2cf5313..4fea732 100644 --- a/artefakte/01-lebenslauf/templates/template.tex +++ b/artefakte/01-lebenslauf/templates/template.tex @@ -46,7 +46,7 @@ %% === Farbe ================================================================== \usepackage{xcolor} -\definecolor{destengsblue}{HTML}{0B5394} +\definecolor{destengsblue}{HTML}{3C68AE} \definecolor{rulegray}{HTML}{BFBFBF} %% === Hyperlinks ============================================================= diff --git a/changelog.md b/changelog.md index 9eed8a3..a05d772 100644 --- a/changelog.md +++ b/changelog.md @@ -49,3 +49,4 @@ Chronologisches Log aller Entscheidungen und Prozessereignisse. 2026-04-26 21:50 | S08 | Teilgebiet 01 Iterationen B5 (Trainings als Tabelle) und B6 (Bullet-Einzuege verkleinert) abgeschlossen. B5: Trainings-Bullet-Liste in cv.md durch Pandoc-Multiline-Tabelle ersetzt analog Ausbildung. B6: build/post-process-docx.py um dritte Modifikation erweitert die direkt die numbering.xml manipuliert weil Pandoc die Werte aus reference.docx ignoriert. Bullet-Einzuege auf E1 0,25/0,35 cm und E2 0,80/0,40 cm gesetzt. Word-Konvention dokumentiert: Einzug-links zeigt (left - hanging). teilgebiete/01-lebenslauf.md und agent-prompt.md fuer S09 fortgeschrieben. 2026-04-27 12:34 | S09 | Teilgebiet 01 Iteration Links umgesetzt: alle URLs in cv.md auf explizite Markdown-Links migriert, damit Pandoc echte w:hyperlink-Elemente in die DOCX emittiert (vorher Plain-Text-only, Word zeigte sie nicht als Links und kein Hover funktionierte; im PDF wurden sie ueber Words eigene URL-Erkennung beim PDF-Export trotzdem klickbar, was die Inkonsistenz erklaerte). E-Mail als Pandoc-Autolink-Form mit spitzen Klammern (mailto), Telefon als tel:-Link mit Display-Spaces und URL-ohne-Spaces gem RFC 3966, Web-Links als doppelte-Bracket-Markdown-Syntax mit sichtbaren aeusseren eckigen Klammern als einheitlicher Anzeigetext-Stil. Display-Texte: Link zum Profil fuer LinkedIn und Freelance.de, destengs.de fuer Website (bewusster Wechsel von .com auf .de stimmiger zur deutschen Primaersprache), Dissertation fuer Promotion, Link zum Zertifikat funktioniert nur im Browser fuer TUEV-Zertifikat. TUEV-Link-Problem in Word diagnostiziert: certif-id.com liegt hinter Cloudflare-Bot-Schutz und blockiert Words urlmon-Pre-Flight-Anfrage mit 403; Direkt-Klick aus Word schlaegt mit Die angeforderten Informationen koennen nicht heruntergeladen werden fehl trotz funktionierender URL im Browser. Optionen A (destengs.de-Redirect), B (LinkedIn-Safety-Redirect), C (kein Link) abgewogen und verworfen, Option D gewaehlt: direkter TUEV-Link beibehalten mit erklaerendem Display-Text der den Empfaenger ueber die Word-Einschraenkung informiert. Thomas hat zusaetzlich eine kuerzere TUEV-Direkt-URL besorgt (perscert-tuv.certif-id.com/expert/public/share/7MR0WDzG106JDCqV_RW7) statt der urspruenglichen 130-Zeichen-Hash-URL. Zwischenfall: zweite Edit-Tool-Truncation in dieser Session auf cv.md beim Edit der TUEV- und Promotion-Zeile, die Schluss-Zeile Dissertation fuenf Veroeffentlichungen ein Patent eine Erfindungsmeldung wurde mitten im Wort abgeschnitten. Reparatur identisch zum S08-Pattern: git HEAD-Version als Input, alle 7 Link-Replacements in einem Python-Script atomar via os.replace zurueckgeschrieben mit count==1-Check pro Replacement. Lehre fuer kommende Sessions: Edit-Tool fuer cv.md generell nicht mehr verwenden, Python-aus-git-Pattern bevorzugen. Build und visuelle Bestaetigung durch Thomas erfolgt fuer DOCX und PDF. teilgebiete/01-lebenslauf.md um Iteration-Links-Block ergaenzt. 2026-04-27 18:51 | S09 | Teilgebiet 01 Iteration C Foto-Einbindung umgesetzt. Header als 2-Spalten-Grid-Table in cv.md mit Strich-Verhaeltnis 112:60 (= 65,1%/34,9% Spaltenbreite, ca. 10,15/5,43 cm bei 16 cm Textbreite). Foto rechts oben, 4,06x4,06 cm, beide Dimensionen explizit im Markdown um Pandocs Default-Wrapper keepaspectratio mit height=textheight zu vermeiden, der die Layout-Box auf 24cm Hoehe streckt und die Tabellen-Zeile zerschiesst. DOCX-Header-Spacing per neuer 4. Modifikation in build/post-process-docx.py (process_header_table): findet erste Tabelle, setzt Heading1-spacing-before=0 und Foto-Paragraph spacing-before=100 (=5pt) plus jc=right. PDF-Layout via neuem Pandoc-Lua-Filter build/header-image-wrap.lua: wrappt das Header-Foto im LaTeX-Output mit hfill+raisebox(-height)[0pt][0pt]{...}, hfill schiebt rechtsbuendig in raggedright-p-Spalte, raisebox setzt Bild-Top auf Cell-Top und reportet null Hoehe an die Tabellen-Zeile. Filter prueft FORMAT=latex und Image-Pfad enthaelt foto, DOCX bleibt unberuehrt. Lua-Filter-Erste-Version (Image durch RawInline ersetzt mit gebackenem Pfad) hat Pandocs Image-Resource-Resolution gebrochen und LuaLaTeX scheiterte mit File foto.jpg not found, Fix: Filter gibt Lua-Liste zurueck mit Original-img-Element zwischen RawInline-Wrappern. Template-Hotfixes fuer PDF: renewcommand-nolinkurl-zu-Plaintext (verhindert at-xverbatim-Bruch in longtable-Minipage durch URL-Display-Text-Verbatim-Mode), titlespacing-section-before=0pt fuer H1-Top-Alignment. cv.md: Pipe-Alignment in Grid Table programmatisch via Python ljust und Pipe-Position-Eindeutigkeitscheck (Pandoc 3.x ist beim Grid-Table-Pipe-Alignment streng, Sandbox-Pandoc 2.9 ist toleranter und damit irrefuehrend). build.ps1 erweitert um lua-filter-Argument in PDF und DOCX, plus Read-Host-Wait-on-Error entfernt (blockiert AI-Agents und CI), durch Start-Sleep 3s am Ende ersetzt. header-image-wrap.lua als Pflichtdatei in Test-Path-Check aufgenommen. Vier weitere Edit-Tool-Truncation-Vorfaelle in S09 (cv.md, template.tex zweimal, build.ps1), Lehre verschaerft Edit-Tool fuer jede nicht-triviale Modifikation auf NTFS-Mount-Dateien meiden. Sandbox-NTFS-Stale-Read auf DOCX-Output (DOCX-Datei als not a zip file, Workaround DOCX im Sandbox neu generieren). Sandbox-NTFS-Mount kann auch Datei-Schreiben mit open(w) verweigern obwohl os.path.exists True liefert, Workaround tmp-Datei plus os.rename. Build und visuelle Bestaetigung durch Thomas erfolgt fuer DOCX und PDF. teilgebiete/01-lebenslauf.md um Iteration-C-Block ergaenzt und Naechste-Schritte-Liste auf S10-Plan umgestellt (1 DOCX-Heading-Farben pruefen, 2 Doublecheck der generierten Texte mindestens elektrischer-Gehaeuse ist sinnverkehrt, 3 Buzzword-Kompetenzen brainstormen mindestens Umgang mit quantisierten LLMs fehlt, 4 PDF-Spacings H1/H2/Kontaktdaten und hellgraue Trennlinien korrigieren, 5 Hyphenation-Feintuning, 6 Teilgebiet abschliessen). agent-prompt.md Aktueller-Stand-Block fuer S10 fortgeschrieben. +2026-04-27 20:27 | S10 | Aufgabe 1 (DOCX-Heading-Farbe und -Bold) abgeschlossen. Farb-Audit zuerst: DesTEngS-Primaerfarbe ist 3C68AE, in 4 Dateien (agent-prompt.md, teilgebiete/01-lebenslauf.md, build/build-reference-docx.py Konstante HEADING_COLOR und Doc-Kommentar, templates/template.tex destengsblue-Definition) von 0B5394 auf 3C68AE korrigiert. changelog.md (append-only) und cv-debug.tex (generierter Output) bewusst ausgenommen. Diagnose der nicht-greifenden Heading-Farbe: Pandoc-3.x-Default-Reference enthaelt Linked Character Styles Heading1Char/2Char/3Char mit eigener color val=0F4761 themeColor=accent1 themeShade=BF (Aptos-Petrol). Char-Styles dominieren in Word ueber Para-Styles bei Run-Eigenschaften, deshalb gewann das Aptos-Theme. Pandoc 2.9 (Sandbox) hat diese Char-Styles nicht, daher konnte der Bug dort nicht reproduziert werden. Fix in build/build-reference-docx.py: HEADING_COLOR_STYLES um Heading1Char Heading2Char Heading3Char erweitert. Zusatzanforderung von Thomas: H1 und H2 fett. Neue Funktion set_heading_bold mit Konstante HEADING_BOLD_STYLES analog (Heading1+2 Para- und Char-Stil). H3 bleibt unveraendert. Docstring-Block B4 um beide Erklaerungen erweitert. Sandbox-syntaktischer Test der neuen Funktionen erfolgreich. Build und visuelle Bestaetigung durch Thomas: alle Headings im DOCX in DesTEngS-Blau 3C68AE, H1 und H2 fett, H3 normal. Aufgabe 2 Diff-Material vorbereitet: alte CV-Quelle Lebenslauf_Thomas_Langer_2025-03-21.docx aus archiv via pandoc nach markdown konvertiert und mit aktueller cv.md verglichen. Vier Output-Dateien in artefakte/01-lebenslauf/output: cv-old-plain.txt (DOCX normalisiert 305 Zeilen), cv-new-plain.txt (cv.md normalisiert 289 Zeilen), cv-diff-unified.txt (kompletter unified diff 551 Zeilen), cv-diff-report.md (sektionsweise Vergleichsbericht mit Mapping Berufstaetigkeit gleich Projekte als freiberuflicher Consultant). Sektion-Groessenvergleich zeigt erwartete Aenderungsmuster: Header kompakter, Zusammenfassung und Kenntnisse erweitert (KI-Fokus), Trainings stark gekuerzt, Veroeffentlichungen in Ausbildung integriert. Sinn-Check selbst macht Thomas in seinem Tempo, dann gemeinsames Review. diff --git a/teilgebiete/01-lebenslauf.md b/teilgebiete/01-lebenslauf.md index 45c208b..8d91c83 100644 --- a/teilgebiete/01-lebenslauf.md +++ b/teilgebiete/01-lebenslauf.md @@ -186,7 +186,7 @@ Die in S04 mit docx-js erstellte Version hatte strukturelle typographische Mäng ## Iteration B4 (S08) — Heading-Farben und H2-Trennlinien -**B4.1 — Heading-Farben in destengsblue:** Heading 1, 2 und 3 werden in `build/build-reference-docx.py` per Funktion `set_heading_colors` auf `` gesetzt; das `themeColor`-Attribut (Pandoc-Default: `accent1`) wird entfernt, damit die Farbe nicht aus dem Word-Theme kommt. Visuelle Bestätigung im DOCX: alle drei Heading-Levels erscheinen in destengsblue. +**B4.1 — Heading-Farben in destengsblue:** Heading 1, 2 und 3 werden in `build/build-reference-docx.py` per Funktion `set_heading_colors` auf `` gesetzt; das `themeColor`-Attribut (Pandoc-Default: `accent1`) wird entfernt, damit die Farbe nicht aus dem Word-Theme kommt. Visuelle Bestätigung im DOCX: alle drei Heading-Levels erscheinen in destengsblue. **B4.2 — Heading-Trennlinien (Sackgasse):** Erster Versuch war eine Bottom-Border direkt auf den Heading 1/2-Stilen, mit symmetrischem Indent (`left=2268`, `right=2268`, `hanging=2268`) für eine zentrierte Halblinie ca. 50 % der Textbreite. Word hat den `hanging`-Indent jedoch so interpretiert, dass die Border bei der visuellen Position der ersten Zeile (= 0 dxa) beginnt — die Linien erschienen linksbündig statt zentriert. **Verworfen.** Lehre: Words `right`-Indent begrenzt sowohl Text als auch Border, deshalb ist eine Border *schmaler als der Heading-Text* über den Heading-Stil selbst nicht erreichbar. Die Heading-Border-Logik wurde aus dem Skript wieder entfernt; nur die Heading-Farben (B4.1) sind geblieben. @@ -289,7 +289,7 @@ Die in S04 mit docx-js erstellte Version hatte strukturelle typographische Mäng ## Nächste Schritte -1. **DOCX-Mängel beheben:** Blau-Ton der Headings ist nicht DesTEngS-Blau (Soll-Wert `#0B5394`). Heading-Stile in `build/build-reference-docx.py` prüfen, ob die `set_heading_colors`-Funktion auf dem Stil greift oder ob Word den Theme-Color trotzdem als Aptos-Default rendert. +1. **DOCX-Mängel beheben:** Blau-Ton der Headings ist nicht DesTEngS-Blau (Soll-Wert `#3C68AE`). Heading-Stile in `build/build-reference-docx.py` prüfen, ob die `set_heading_colors`-Funktion auf dem Stil greift oder ob Word den Theme-Color trotzdem als Aptos-Default rendert. 2. **Doublecheck der neu generierten Texte:** Mindestens „elektrischer Gehäuse" ist sinnverkehrt (vermutlich aus den V9/V10-Iterationen entstanden). cv.md komplett auf Sinn- und Sprachfehler durchgehen. 3. **Buzzword-Kompetenzen-Brainstorm:** Kenntnisse-Abschnitt erweitern. Mindestens „Umgang mit quantisierten LLMs" fehlt noch. Weitere KI-relevante Begriffe für das Agentur-Keyword-Matching identifizieren. 4. **PDF-Mängel beheben:** Abstände zwischen H1, H2 „Kontaktdaten" und der Kontaktdaten-Bullet-Liste stimmen nicht (Folge der `\titlespacing*{\section}{0pt}{0pt}{0.5em}`-Änderung). Hellgraue Trennlinien (rulegray, `#BFBFBF`) sind inakzeptabel — Farbe oder Linienführung überdenken.