S10: S10 abgeschlossen. Aufgabe 1 (DOCX-Heading-Farbe und H1+H2-Bold) komplett geloest: Farb-Audit 0B5394 zu 3C68AE in vier Dateien, Linked-Char-Style-Diagnose und Fix in build-reference-docx.py (HEADING_COLOR_STYLES um Heading1Char/2Char/3Char erweitert, neue set_heading_bold-Funktion). Aufgabe 2 (cv.md Sinn-Korrekturen) komplett geloest: 18 Sprach- und Stilkorrekturen plus Methodik-Umsortierung nach Projekt-Lifecycle, atomar via Python-aus-Disk umgesetzt. Aufgabe 3 (Buzzword-Erweiterung KI-Block) komplett geloest: KI-Sektion umstrukturiert nach Thomas-Layout mit Edge-AI-Stack-Buendel-Sektion am Ende inklusive Quantisierung, Modell-Formaten und Software-Stack. Aufgabe 4 (PDF-Layout) teilweise geloest mit Trade-off: H1 ohne Trennlinie, H2 schwarze 8.6 cm 1.25 pt Trennlinie analog DOCX, H3 in DesTEngS-Blau und nicht fett, erste Seite ohne graue Header-Trennlinie und Foto plus H1 nahe Top-Margin via vspace-1.16cm. Body-Spacings bleiben etwas groesser als Header (parskip-Glue-Eliminierung kostet 2-3 zusaetzliche Seiten, deshalb ruecknahme). Pagebreaks bei Trainings/Kenntnisse/Berufliche-Stationen koennen unschoen sein. Sandbox-Build-Setup mit pdflatex und lmodern in /tmp/sbxbuild eingerichtet, Page-Layout-Tendenzen 1zu1 vergleichbar zu Thomas Setup. Lessons-learned Block in agent-prompt.md und teilgebiete/01-lebenslauf.md festgehalten: Sandbox-Build vor Iterationen, Layout-Eingriffe einzeln testen, parskip-Glue ist essentiell, Pandoc 3.x emittiert minipage[t] mit parboxrestore in Tabellen-Cells, titlesec vertraegt kein par im after-code, nopagebreak in longtable ist als noalign ueberschrieben. Strategische Entscheidung mit Thomas: PDF-Pipeline wird in S12 mit professioneller CV-LaTeX-Klasse moderncv oder awesome-cv oder typst neu aufgesetzt. cv.md bleibt single source of truth, Daten-Extraktion via Custom-Pandoc-Filter oder Build-Skript-Erweiterung. S11 davor nur fuer Lebenslauf-Inhalt: Methodik-Sektion ergaenzen und inhaltliche Kleinigkeiten. DOCX-Stand ist gut und einsatzbereit. agent-prompt.md und teilgebiete/01-lebenslauf.md mit S10-Doku und S11-S12-Plan fortgeschrieben.

artefakte/01-lebenslauf/source/cv.md

@@ -64,7 +64,7 @@
 ### Nov. 2020 – Mai 2024 — Consultant bei ASMPT (Industrielle Bestückungsmaschinen), System Integration Abteilung R&D 38, München:
 
 - Maßgebliche Mitwirkung bei Konzepterstellung und Einführung eines neuen Gigabit Ethernet Feldbus für performantere Steuerung von ASMPTs industriellen Bestückungsmaschinen
-    - Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
+    - Validierung von Ethernet Protokollen und Middlewares, Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung (UDP, TCP inklusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP, Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS))
 - Mitarbeit bei der Entwicklung einer Domain-Specific Language (DSL) „YAP" zur Beschreibung der ASMPT Ethernet Feldbus Nachrichtenformate
 - Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
     - Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
@@ -100,7 +100,7 @@
 
 - Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
     - Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
-    - Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
+    - Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard-Redesigns
     - Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
     - Systemstudien von ADAS LVDS Übertragungsstrecken
 - Simulationen und Optimierungen der Chip-PCB-Übergänge von 77 GHz ADAS Radar MMICs
@@ -114,8 +114,8 @@
 
 ### Sep. 2011 – Juli 2014 — Consultant bei Alcatel-Lucent, Abteilung MS/E, Stuttgart:
 
-- Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
-    - RX Pfad (LNAs, Filter, Demodulator, Digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
+- Projekt Light Radio AAA: Aktives Antennen Array für 2,5 GHz LTE
+    - RX Pfad (LNAs, Filter, Demodulator, digitales Dämpfungsglied und ADC): Verifikationsmessungen; Überarbeitung des HF Frontend Empfängers führte zu 28% Flächenreduktion und besserer Performance
     - Matlab Programmierung zur Steuerung von DUTs und Messgeräten, Test Automatisierung, System Evaluierungen inklusive Entwicklung eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
     - Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
     - Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
@@ -143,7 +143,7 @@
 - Technologieauswahl von PCBs, Keramiksubstraten, HF-Filtern und Gehäusen
 - Kooperationen und Zusammenarbeit mit externen Partnern:
     - EMS Unternehmen (Design for Test, Design for Manufacturability, Fertigungs- und Zuverlässigkeitstests, Fertigungseinführung)
-    - Leiterplattenherstellern
+    - Leiterplattenhersteller
     - Toshiba (CMOS Chip Reviews, IC-Gehäuse Optimierung)
     - Ferdinand-Braun-Institut (GaAs Flip-Chip Montage auf Keramiksubstraten)
     - Antennenhersteller Kathrein, Andrew und Huber & Suhner
@@ -152,17 +152,17 @@
 ### Jan. 2003 – Juni 2006 — Entwicklungsingenieur bei Toshiba Electronics Europe, European LSI Development and Engineering Centre, Düsseldorf:
 
 - Mitarbeit in den Normierungsgremien OIF und MIPI
-    - Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen und Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
+    - Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
     - Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken
 - Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
 - Evaluierung und Auswahl von HF Entwicklungssoftware
-- Detaillierte Analysen elektrischer IC-Gehäuse (bis zu 11 Gb/s, bis zu 1444 Balls)
+- Detaillierte elektrische Analysen von IC-Gehäusen (bis zu 11 Gb/s, bis zu 1444 Balls)
 - _(Ab April 2004: Senior Engineer)_
 
 ### Dez. 2000 – Dez. 2002 — Entwicklungsingenieur bei Multilink Technology (Startup mit bis zu 360 Mitarbeitern weltweit, ICs und Module für faseroptische Übertragungssysteme), Berlin:
 
 - Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
-    - Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
+    - Berechnung von Mixed-Mode-S-Parametern und Cross Talk für Backplane Systeme
     - Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
 - 10 Gb/s und 40 Gb/s Faseroptische Systeme:
     - Betreuung von Kooperationen mit zwei Universitäten
@@ -173,18 +173,18 @@
 
 - Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
 - Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
-- Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
+- Layout und Aufbautechnik von 40 Gb/s High Speed Digital Modulen für faseroptische Systeme
 
 ### Okt. 1994 – Okt. 1998 — Wissenschaftlicher Mitarbeiter am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
 
 - Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung
-    - Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend abgeschlossen 2001
-    - Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und dessen Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
+    - Auf dieser Arbeit aufbauend: Externe Promotion an der TU Berlin, berufsbegleitend, abgeschlossen 2001
+    - Erstellung eines präzisen Schottky-Dioden Modells für hyperabrupte Dotierungsprofile und Implementierung als eigenständiges, in AEL programmiertes Bauelement in der Simulationssoftware Keysight ADS
     - Modellierung, Simulation, Layout und Messung von GaAs MMICs
     - Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmonische bis 140 GHz
     - Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern
 - Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
-- Entwicklung eines breitbandigen Low-Power Transimpedanzverstärker GaAs-MMICs für 100 MHz - 6 GHz
+- Entwicklung eines breitbandigen Low-Power-Transimpedanzverstärker-GaAs-MMICs für 100 MHz – 6 GHz
 
 ### Sep. 1992 – Aug. 1993 — Studentische Hilfskraft am Ferdinand-Braun-Institut für Höchstfrequenztechnik, Berlin:
 
@@ -192,7 +192,7 @@
 
 ### Jan. 1990 – März 1992 — Studentische Hilfskraft am Hahn-Meitner-Institut, Berlin:
 
-- Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
+- Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 kHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation
 
 ## Ausbildung
 
@@ -232,25 +232,31 @@ Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
 - Prompt Engineering, Context Engineering
 - Multimodale KI (Text, Bild, Audio)
 - DSGVO-konforme KI-Anwendungen
-- Natural Language Processing (NLP)
-- Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
-- KI Software
-    - Miro, Notion, Fireflies.ai, Gamma, Canva, Ollama, PyTorch, Open WebUI
-- Agentic AI, Coding AI Agent Umgebungen
-    - Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+- KI Software: Miro, Notion, Fireflies.ai, Gamma, Canva
 - Generative AI (GenAI) / Large Language Models (LLMs): Funktionsweise, Webinterface Chat, Chat via API, Fine-Tuning, On-Premise, LLM-Evaluierung
+    - Mixture of Experts (MoE), Reasoning Models, Function Calling / Tool Use
     - Praxis-Erfahrung mit OpenAI GPTs, Google Gemini, Anthropic Opus, Sonnet, Haiku sowie On-Premise gpt-oss-20b, Qwen3-VL-8B, Qwen3.5-9B
     - Supervised Fine-Tuning (SFT) eines gpt-4o-mini LLMs
+- Agentic AI, Coding AI Agent Umgebungen
+    - Manus, Perplexity, Microsoft Visual Studio / Visual Studio Code mit Copilot, VSCodium mit Cline, Claude Code, Claude Cowork
+    - Model Context Protocol (MCP)
+- Natural Language Processing (NLP)
 - Retrieval Augmented Generation (RAG)
+    - Chunk-Strategien
     - Embedding Models, Praxis-Erfahrung mit OpenAI text-embedding-3-small, On-Premise tomoro-colqwen3-embed-4b
     - Vektor-Datenbanken, Praxis-Erfahrung mit Pinecone, On-Premise Qdrant
+- Edge AI / On-Premise KI-Infrastruktur (Auswahl, Aufbau und Betrieb)
+    - Consumer-GPU-Inference (NVIDIA Blackwell Architektur, RTX 50-Serie, CUDA Toolkit)
+    - LLM-Quantisierung: 8-bit Inference (FP8), MXFP4 Quantization
+    - GGUF und Safetensors Modelle
+    - Ollama, Hugging Face Transformers, PyTorch, llama.cpp, Open WebUI
 
 **Software Design:**
 
-- Objekt-orientierte Programmierung, ereignis-orientierte Programmierung, prozedurale Programmierung
+- Objektorientierte Programmierung, ereignisorientierte Programmierung, prozedurale Programmierung
 - Prozessautomatisierung (UI.Vision, PyAutoGUI, n8n, Langflow)
 - REST API Integration
-- Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGui zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
+- Python mit diversen Modulen (z.B. NumPy, Pandas und Matplotlib für Datenanalyse, PyShark zur Prozessierung von Ethernet Trace-Dateien, PyAutoGUI zur Automatisierung, Tkinter für GUI-Programmierung, transformers, openai, anthropic und tiktoken für KI-Anwendungen)
 - C++, C, CAPL
 - Matlab
 - JavaScript
@@ -259,11 +265,11 @@ Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
 **Methodik:**
 
 - Konzepterstellung
-- Spezifikationserstellung
-- Systematische Fehleranalyse
-- Technologie-Evaluierung und -Auswahl
 - Machbarkeitsstudien
+- Technologie-Evaluierung und -Auswahl
+- Spezifikationserstellung
 - Technische Dokumentation
+- Systematische Fehleranalyse
 - Projektmanagement
 
 **IT:**
@@ -284,8 +290,8 @@ Mai 2000    Seminar „Persönlichkeitsentwicklung im Team"
 **Messtechnik:**
 
 - Daten-Netzwerk Performance mit Wireshark, iperf3, Vector Informatik Ethernet und CAN-Bus Testgeräten, GL Communications PacketExpert Gigabit Ethernet Tester
-- S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode S Parameter
-- Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Real Time Oszilloskopen bis 13 GHz
+- S-Parameter mit Netzwerkanalysatoren bis 110 GHz, On-Wafer und Koaxial, Kalibration, De-Embedding und Mixed-Mode-S-Parameter
+- Zeitbereichsmessungen mit Samplingoszilloskopen bis 50 GHz und Realtime-Oszilloskopen bis 13 GHz
 
 **Fremdsprachen:**